摘 要

　　PCI Express（PCIE）總線作為第三代IO總線技術，因其具有傳輸帶寬高、全新

　　的點點互連架構和對PCI總線高度兼容等優點已在計算機平臺中獲得廣泛應用。

　　為充分發揮PCIE總線的優點，推廣PCIE總線在嵌入式系統等場合的應用，本文

　　設計了一款基于FPGA的PCIE數據傳輸系統，為應用PCIE進行數據傳輸提供了一種新的低成本方案。

　　本文在對PCIE協議深入研究的基礎上，采用自頂向下的設計思想，對PCIE數據傳輸系統進行頂層設計和模塊劃分，根據PCIE IP接口完成PCIE數據傳輸系統應用層的RTL級描述、仿真及驗證，分析了其仿真和驗證結果，并對系統進行實際測試。論文主要包括以下幾方面的內容：

　　首先，對PCIE協議規范進行全面詳細的研究，在透徹理解PCIE協議的基礎上，分析PCIE純粹端點設備的實現條件，選定系統開發平臺，按照白頂向下的設計思想，對PCIE數據傳輸系統進行頂層設計和模塊劃分。

　　其次，利用Quartus II工具對PCIE IP進行例化并分析IP接口，采用Verilog HDL

　　對所劃分的PCIE IP配置模塊、PCIE應用層輔助模塊、PCIE應用層核心模塊進行RTL級設計。其中PCIE IP實現了PCIE協議功能，通過64位Avalon．ST接口和應用層進行數據通信；PCIE IP配置模塊實現了PCIE IP配置信號采集功能和通過LMI接口配置PCIE配置空間錯誤報告能力寄存器功能；PCIE應用層輔助模塊實現了接收端口轉換、發送端口轉換、接收數據緩沖和MSI緩沖功能；應用層核心模塊實現了Re slave和鏈式DMA數據傳輸功能。論文在DMA基礎上實現了鏈式DMA功能，減少了數據傳輸對CPU資源的占用，大大提高了傳輸效率。

　　最后，對所設計的PCIE數據傳輸系統整體進行仿真測試。搭建仿真測試平臺，對系統整體進行功能仿真，將綜合適配后的電路下載到FPGA中進行時序驗證，在PC機上利用軟件對系統進行實際測試，并對相關仿真測試結果進行分析。

　　基于FPGA的PCIE數據傳輸系統的仿真和測試結果表明，系統各模塊邏輯功能均達到設計要求，PCIE數據傳輸系統可通過Rc—slave和鏈式DMA兩種模式和PC機主存儲器交換數據，DMA讀速度達1 73MB／S，DMA寫速度達207MB／S。本設計為利用低成本FPGA實現PCIE數據傳輸提供有效可行的實現方案，推廣了PCIE總線的應用范圍，具有很好的應用前景。