賽靈思多平臺(tái)Virtex-4 FPGA的性能及應(yīng)用

賽靈思(Xilinx)的Virtex-4現(xiàn)場(chǎng)可編程門陣列(FPGA)是首款基于ASMBL(Advanced Silicon Modular Block)架構(gòu)的多平臺(tái)FPGA系列。通過采用不同的平臺(tái)(LX、FX和SX)，Virtex-4系列提供了最接近設(shè)計(jì)者需求的可編程邏輯解決方案。Virtex-4 FPGA 采用了多種新的結(jié)構(gòu)模塊，以得到最大的吞吐量，更高的集成度和更低的功耗，從而在性能上達(dá)到了一個(gè)全新的水平。
要獲得最佳的系統(tǒng)性能，需要系統(tǒng)內(nèi)高效元器件的平衡組合(邏輯、片上存儲(chǔ)器、I/O等)。
本文首先描述了采用Virtex-4結(jié)構(gòu)所能達(dá)到的性能水平。接下來，舉例說明如何在實(shí)際設(shè)計(jì)或性能基準(zhǔn)上通過代碼風(fēng)格、工具設(shè)置和約束等方面的考慮來更好地利用這些性能。
基于客戶設(shè)計(jì)的性能數(shù)據(jù)顯示基于Virtex-4設(shè)計(jì)的邏輯性能據(jù)稱比其他采用90nm工藝的FPGA高出43%，并且平均快了一個(gè)速度級(jí)別。
從結(jié)構(gòu)到模塊均可運(yùn)行于500-MHz 時(shí)鐘頻率
Virtex-4器件是用于高性能設(shè)計(jì)的理想平臺(tái)，其邏輯結(jié)構(gòu)及內(nèi)建模塊都可工作在500MHz的時(shí)鐘頻率。例如，在邏輯結(jié)構(gòu)利用查找表(LUT)實(shí)現(xiàn)的許多功能，如計(jì)數(shù)器、加法器和存儲(chǔ)(RAM/ROM)等都可在此時(shí)鐘速率下運(yùn)行。內(nèi)建的模塊(存儲(chǔ)器和DSP)也被設(shè)計(jì)為可在同樣的速度下運(yùn)行。
邏輯結(jié)構(gòu)
基本的Virtex-4邏輯元件由一個(gè)4輸入LUT和一個(gè)觸發(fā)器，以及其他的附加部分，如功能擴(kuò)展器(MUXF)以及一個(gè)算法單元(MULT_AND)組成。功能擴(kuò)展器可支持創(chuàng)建更大的LUT結(jié)構(gòu)(如5輸入LUT或6輸入LUT)。
在RAM模式，Virtex-4 LUT可用作16位的存儲(chǔ)單元、16位移位寄存器甚至是作為一個(gè)可加載LUT，其內(nèi)容在工作過程中可被改變。因而，Virtex-4 FPGA獨(dú)特的RAM模式提供了非常高效的小型存儲(chǔ)器。
DSP性能
Virtex-4 FPGA提供了比其它器件更多的DSP專用模塊，從而可實(shí)現(xiàn)256GAMC/s的DSP帶寬。500MHz XtremeDSP模塊(slice)可提供最高的性能、最低的功耗、以及功能最多的運(yùn)算單元。它能夠?qū)崿F(xiàn)乘法-累加單元，也可與其它類似模塊進(jìn)行級(jí)聯(lián)，以實(shí)現(xiàn)更大的設(shè)計(jì)架構(gòu)，如有限脈沖響應(yīng)
(FIR)濾波器，而與此同時(shí)仍能保持工作在正常的速度。這種性能及可擴(kuò)展性使Virtex-4 FPGA能夠以前所未有的性能和集成度來實(shí)現(xiàn)DSP的關(guān)鍵功能，并無需占用通用的邏輯資源。除了DSP的功能，DSP模塊(slice)還可被配置成工作于500MHz的計(jì)數(shù)器、桶型移位器、加法器、減法器、累加器以及其它功能。