40-nm工藝要比以前包括65-nm節(jié)點(diǎn)和最近的45-nm節(jié)點(diǎn)在內(nèi)的工藝技術(shù)有明顯優(yōu)勢(shì)。最引人注目的優(yōu)勢(shì)之一是其更高的集成度，半導(dǎo)體生產(chǎn)商可以在更小的物理空間中以更低的成本實(shí)現(xiàn)更強(qiáng)的功能。密度和性能的提高意義非常大，而當(dāng)今系統(tǒng)開(kāi)發(fā)人員面臨的最大設(shè)計(jì)問(wèn)題之一是功耗。工藝技術(shù)在降低功耗上的措施已經(jīng)發(fā)揮到極限。更小的尺寸有利于降低動(dòng)態(tài)功耗( 更小的雜散電容)，但是也會(huì)增大待機(jī)功耗( 增加了漏電流)——如果不采取措施來(lái)降低它。Altera 認(rèn)識(shí)到功耗帶來(lái)的問(wèn)題，積極采取措施來(lái)降低有功功耗和待機(jī)功耗。本白皮書(shū)詳細(xì)介紹內(nèi)核和I/O 的低功耗創(chuàng)新體系結(jié)構(gòu)，以及Altera?Stratix? IV FPGA 實(shí)現(xiàn)低功耗、高性能和高密度所采用的工藝技術(shù)。和最相近的競(jìng)爭(zhēng)FPGA 相比， Stratix IVFPGA 密度是其兩倍，快35％，而總功耗低50％。
引言
隨著工藝尺寸的減小，數(shù)字邏輯電路的漏電流成為當(dāng)前FPGA 面臨的主要挑戰(zhàn)。靜態(tài)功耗增大的主要原因是各種漏電流源的增加。圖1 所示為隨著更小邏輯門(mén)長(zhǎng)度( 綠色表示) 的技術(shù)實(shí)現(xiàn)，這些漏電流源( 藍(lán)色表示) 是怎樣隨之增加的。此外，如果不采取專(zhuān)門(mén)的功耗措施，由于較大的邏輯電容和較高的開(kāi)關(guān)頻率也會(huì)導(dǎo)致動(dòng)態(tài)功耗增大。