SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。 SPI是一個環(huán)形總線結構，由ss(cs)、sck、sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數(shù)據(jù)交換。 下面為一種情況例舉： 上升沿發(fā)送、下降沿接收、高位先發(fā)送。 上升沿到來的時候，sdo上的電平將被發(fā)送到從設備的寄存器中。 下降沿到來的時候，sdi上的電平將被接收到主設備的寄存器中。 假設主機和從機初始化就緒：并且主機的sbuff=0xaa (10101010)，從機的sbuff=0x55 (01010101)，下面將分步對spi的8個時鐘周期的數(shù)據(jù)情況演示一遍(假設上升沿發(fā)送數(shù)據(jù))。 這樣就完成了兩個寄存器8位的交換，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相對于主機而言的。根據(jù)以上分析，一個完整的傳送周期是16位，即兩個字節(jié)，因為，首先主機要發(fā)送命令過去，然后從機根據(jù)主機的名準備數(shù)據(jù)，主機在 下一個8位時鐘周期才把數(shù)據(jù)讀回來。 SPI總線是Motorola公司推出的三線同步接口，同步串行3線方式進行通信:一條時鐘線SCK，一條數(shù)據(jù)輸入線MOSI，一條數(shù)據(jù)輸出線MISO; 用于 CPU與各種外圍器件進行全雙工、同步串行通訊。SPI主要特點有:可以同時發(fā)出和接收串行數(shù)據(jù);可以當作主機或從機工作;提供頻率可編程時鐘;發(fā)送結束 中斷標志;寫沖突保護;總線競爭保護等。 SPI總線有四種工作方式(SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是SPI0和SPI3方式。 SPI模塊為了和外設進行數(shù)據(jù)交換，根據(jù)外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性(CPOL)對傳輸協(xié)議沒有重大的影響。如果 CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳 輸協(xié)議之一進行數(shù)據(jù)傳輸。如果 CPHA=0，在串行同步時鐘的第一個跳變沿(上升或下降)數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿(上升或下降)數(shù)據(jù)被采樣。 SPI主模塊和與之通信的外設音時鐘相位和極性應該一致。 SPI接口在模式0下輸出第一位數(shù)據(jù)的時刻 SPI接口有四種不同的數(shù)據(jù)傳輸時序，取決于CPOL和CPHL這兩位的組合。圖1中表現(xiàn)了這四種時序，時序與CPOL、CPHL的關系也可以從圖中看出。 圖1 CPOL是用來決定SCK時鐘信號空閑時的電平，CPOL＝0，空閑電平為低電平，CPOL＝1時，空閑電平為高電平。CPHA是用來決定采樣時刻的，CPHA=0，在每個周期的第一個時鐘沿采樣，CPHA＝1，在每個周期的第二個時鐘沿采樣。 由于我使用的器件工作在模式0這種時序（CPOL＝0，CPHA＝0），所以將圖1簡化為圖2，只關注模式0的時序。 圖2 我們來關注SCK的第一個時鐘周期，在時鐘的前沿采樣數(shù)據(jù)（上升沿，第一個時鐘沿），在時鐘的后沿輸出數(shù)據(jù)（下降沿，第二個時鐘沿）。首先來看主器件，主器件的輸出口（MOSI）輸出的數(shù)據(jù)bit1，在時鐘的前沿被從器件采樣，那主器件是在何時刻輸出bit1的呢？bit1的輸出時刻實際上在SCK信號有效以前，比 SCK的上升沿還要早半個時鐘周期。bit1的輸出時刻與SSEL信號沒有關系。再來看從器件，主器件的輸入口MISO同樣是在時鐘的前沿采樣從器件輸出的bit1的，那從器件又是在何時刻輸出bit1的呢。從器件是在SSEL信號有效后，立即輸出bit1，盡管此時SCK信號還沒有起效。關于上面的主器件和從器件輸出bit1位的時刻，可以從圖3、4中得到驗證。 圖3 注意圖3中，CS信號有效后（低電平有效，注意CS下降沿后發(fā)生的情況），故意用延時程序延時了一段時間，之后再向數(shù)據(jù)寄存器寫入了要發(fā)送的數(shù)據(jù)，來觀察主器件輸出bit1的情況（MOSI）。 可以看出，bit1（值為1）是在SCK信號有效之前的半個時鐘周期的時刻開始輸出的（與CS信號無關），到了SCK的第一個時鐘周期的上升沿正好被從器件采樣。 圖4 圖4中，注意看CS和MISO信號。我們可以看出，CS信號有效后，從器件立刻輸出了bit1（值為1）。 通常我們進行的spi操作都是16位的。圖5記錄了第一個字節(jié)和第二個字節(jié)間的相互銜接的過程。 第一個字節(jié)的最后一位在SCK的上升沿被采樣，隨后的SCK下降沿，從器件就輸出了第二個字節(jié)的第一位。 SPI總線協(xié)議介紹（接口定義,傳輸時序） 一、技術性能 SPI接口是Motorola 首先提出的全雙工三線同步串行外圍接口，采用主從模式（Master Slave）架構；支持多slave模式應用，一般僅支持單Master。 時鐘由Master控制，在時鐘移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后（MSB first）；SPI接口有2根單向數(shù)據(jù)線，為全雙工通信，目前應用中的數(shù)據(jù)速率可達幾Mbps的水平。 二、接口定義 SPI接口共有4根信號線，分別是：設備選擇線、時鐘線、串行輸出數(shù)據(jù)線、串行輸入數(shù)據(jù)線。 （1）MOSI：主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入 （2）MISO：主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出 （3）SCLK ：時鐘信號，由主器件產(chǎn)生 （4）/SS：從器件使能信號，由主器件控制 三、內(nèi)部結構 四、傳輸時序 SPI接口在內(nèi)部硬件實際上是兩個簡單的移位寄存器,傳輸?shù)臄?shù)據(jù)為8位，在主器件產(chǎn)生的從器件使能信號和移位脈沖下，按位傳輸，高位在前，低位在后。如下圖所示，在SCLK的下降沿上數(shù)據(jù)改變，上升沿一位數(shù)據(jù)被存入移位寄存器。 SPI接口沒有指定的流控制，沒有應答機制確認是否接收到數(shù)據(jù)。 本文轉載自： 聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有，如涉及侵權，請聯(lián)系小編郵箱： 進行處理。 (mbbeetchina)