端口B是一個8位雙向I/O端口，帶有內(nèi)部上拉電阻（為每個位選擇）。端口B輸出緩沖區(qū)具有對稱的驅(qū)動器特性，具有高接收器和源容量。作為輸入，如果上拉電阻被激活，外部拉低的端口B針腳將產(chǎn)生電流。當(dāng)重置條件變?yōu)榧せ顮顟B(tài)時，端口B插腳是三態(tài)的，即使時鐘沒有運行。

　　根據(jù)時鐘選擇保險絲的設(shè)置，PB6可用作反相振蕩器放大器的輸入和內(nèi)部時鐘操作電路的輸入。

　　根據(jù)時鐘選擇保險絲設(shè)置，PB7可用作反相振蕩器放大器的輸出。

　　如果內(nèi)部校準(zhǔn)的RC振蕩器用作芯片時鐘源，那么如果設(shè)置了ASSR中的AS2位，則PB7..6用作異步定時器/計數(shù)器2的TOSC2..1輸入。

　　端口B的各種特殊功能在第74頁的“端口B的備用功能”和第25頁的“系統(tǒng)時鐘和時鐘選項”中進(jìn)行了詳細(xì)說明。

　　端口C是一個7位雙向I/O端口，帶有內(nèi)部上拉電阻（為每個位選擇）。PC5..0輸出緩沖器具有對稱的驅(qū)動特性，具有高接收器和源容量。作為輸入，如果上拉電阻被激活，外部拉低的端口C針腳將產(chǎn)生電流。當(dāng)重置條件變?yōu)榧せ顮顟B(tài)時，端口C插腳是三態(tài)的，即使時鐘沒有運行。

　　ATMEGA328P是一種基于AVR增強(qiáng)RISC架構(gòu)的低功耗CMOS 8位微控制器。通過在單個時鐘周期中執(zhí)行強(qiáng)大的指令，ATMega328P實現(xiàn)了接近每兆赫1 mips的吞吐量，使系統(tǒng)設(shè)計者能夠根據(jù)處理速度優(yōu)化功耗。

　　AVR核心結(jié)合了一個豐富的指令集和32個通用工作寄存器。所有32個寄存器都直接連接到算術(shù)邏輯單元（ALU），允許在一個時鐘周期內(nèi)執(zhí)行的一條指令中訪問兩個獨立的寄存器。由此產(chǎn)生的架構(gòu)比傳統(tǒng)的cisc微控制器具有更高的代碼效率，同時實現(xiàn)的吞吐量是傳統(tǒng)cisc微控制器的十倍。

　　ATMEGA328P提供以下功能：32K字節(jié)的系統(tǒng)內(nèi)可編程閃存，具有讀寫功能，1K字節(jié)的EEPROM，2K字節(jié)的SRAM，23條通用I/O線，32個通用工作寄存器，3個靈活的定時器/計數(shù)器，具有比較模式，內(nèi)部和外部中斷，一個串行可編程USART、面向字節(jié)的2線串行接口、SPI串行端口、6通道10位ADC（TQFP和QFN/MLF包中的8通道）、帶內(nèi)部振蕩器的可編程看門狗定時器以及五種軟件可選的節(jié)電模式?？臻e模式停止CPU，同時允許SRAM、定時器/計數(shù)器、USART、2線串行接口、SPI端口和中斷系統(tǒng)繼續(xù)工作。斷電模式保存寄存器內(nèi)容，但凍結(jié)振蕩器，禁用所有其他芯片功能，直到下一個中斷或硬件復(fù)位。在省電模式下，異步計時器繼續(xù)運行，允許用戶在設(shè)備其余部分休眠時保持計時器基數(shù)。ADC降噪模式停止CPU和除異步定時器和ADC以外的所有I/O模塊，以在ADC轉(zhuǎn)換期間將開關(guān)噪聲降至最低。在待機(jī)模式下，晶體/諧振器振蕩器在設(shè)備其余部分休眠時運行。這使得啟動速度非?？?，同時功耗也很低。

　　該設(shè)備采用Atmel的高密度非易失性存儲器技術(shù)制造。片上ISP閃存允許程序存儲器通過SPI串行接口、傳統(tǒng)的非易失性存儲器編程器或AVR核心上運行的片上引導(dǎo)程序在系統(tǒng)中重新編程。引導(dǎo)程序可以使用任何接口在應(yīng)用程序閃存中下載應(yīng)用程序。啟動閃存部分中的軟件將在應(yīng)用程序閃存部分更新時繼續(xù)運行，提供真正的讀寫操作。通過將8位RISC CPU與單片芯片上的系統(tǒng)內(nèi)自編程閃存相結(jié)合，AtmelAtmega328p是一款功能強(qiáng)大的微控制器，它為許多嵌入式控制應(yīng)用程序提供了高度靈活和經(jīng)濟(jì)有效的解決方案。

　　ATMEGA328P AVR支持全套程序和系統(tǒng)開發(fā)工具，包括：C編譯器、宏匯編程序、程序調(diào)試程序/模擬器、電路內(nèi)仿真器和評估工具。