【摘要】

　　隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，信號(hào)完整性分析的應(yīng)用已經(jīng)成為解決高速系統(tǒng)設(shè)計(jì)的唯一有效途徑。借助功能強(qiáng)大的Cadence公司SpecctraQuest仿真軟件，利用IBIS模型，對(duì)高速信號(hào)線(xiàn)進(jìn)行布局布線(xiàn)前信號(hào)完整性仿真分析是一種簡(jiǎn)單可行行的分析方法，可以發(fā)現(xiàn)信號(hào)完整性問(wèn)題，根據(jù)仿真結(jié)果在信號(hào)完整性相關(guān)問(wèn)題上做出優(yōu)化的設(shè)計(jì)，從而縮短設(shè)計(jì)周期。

　　本文概要地介紹了信號(hào)完整性（SI）的相關(guān)問(wèn)題，基于信號(hào)完整性分析的PCB設(shè)計(jì)方法，傳輸線(xiàn)基本理論，詳盡的闡述了影響信號(hào)完整性的兩大重要因素—反射和串?dāng)_的相關(guān)理論并提出了減小反射和串?dāng)_得有效辦法。討論了基于SpecctraQucst的仿真模型的建立并對(duì)仿真結(jié)果進(jìn)行了分析。研究結(jié)果表明在高速電路設(shè)計(jì)中采用基于信號(hào)完整性的仿真設(shè)計(jì)是可行的， 也是必要的。

　　【關(guān)鍵字】

　　高速PCB、信號(hào)完整性、傳輸線(xiàn)、反射、串?dāng)_、仿真

　　2.1 高速PCB的設(shè)計(jì)方法

　　2.1.1 傳統(tǒng)的PCB設(shè)計(jì)方法

　　如圖2.1是傳統(tǒng)的設(shè)計(jì)方法，在最后測(cè)試之前，沒(méi)有做任何的處理，基本都是依靠設(shè)計(jì)者的經(jīng)驗(yàn)來(lái)完成的。在對(duì)樣機(jī)測(cè)試檢驗(yàn)時(shí)才可以查找到問(wèn)題，確定問(wèn)題原因。為了解決問(wèn)題，很可能又要從頭開(kāi)始設(shè)計(jì)一遍。無(wú)論是從開(kāi)發(fā)周期還是開(kāi)發(fā)成本上看，這種主要依賴(lài)設(shè)計(jì)者經(jīng)驗(yàn)的方法不能滿(mǎn)足現(xiàn)代產(chǎn)品開(kāi)發(fā)的要求，更不能適應(yīng)現(xiàn)代高速電路高復(fù)雜性的設(shè)計(jì)。所以必須借助先進(jìn)的設(shè)計(jì)工具來(lái)定性、定量的分析，控制設(shè)計(jì)流程。

　　2.1.2 Cadence的PCB設(shè)計(jì)方法

　　現(xiàn)在越來(lái)越多的高速設(shè)計(jì)是采用一種有利于加快開(kāi)發(fā)周期的更有效的方法。先是建立一套滿(mǎn)足設(shè)計(jì)性能指標(biāo)的物理設(shè)計(jì)規(guī)擇，通過(guò)這些規(guī)則來(lái)限制PCB布局布線(xiàn)。在器件安裝之前，先進(jìn)行仿真設(shè)計(jì)。在這種虛擬測(cè)試中，設(shè)計(jì)者可以對(duì)比設(shè)計(jì)指標(biāo)來(lái)評(píng)估性能。而這些關(guān)鍵的前提因素是要建立一套針對(duì)性能指標(biāo)的物理設(shè)計(jì)規(guī)則，而規(guī)則的基礎(chǔ)又是建立在基于模型的仿真分析和準(zhǔn)確預(yù)測(cè)電氣特性之上的，所以不同階段的仿真分析顯得非常重要。

　　Cadence公司針對(duì)PCB Design Studio發(fā)布一個(gè)功能非常實(shí)用的高速電路設(shè)計(jì)及信號(hào)完整性分析的工具選件——Allegro PCB，利用這個(gè)仿真軟件能夠根據(jù)疊層的排序，PCB的介電常數(shù)，介質(zhì)的厚度，信號(hào)層所處的位置以及線(xiàn)寬等等來(lái)判斷某一PCB線(xiàn)條是否屬于微帶線(xiàn)、帶狀線(xiàn)、寬帶耦合帶狀線(xiàn)，并且根據(jù)不同的計(jì)算公式自動(dòng)計(jì)算出信號(hào)線(xiàn)的阻抗以及信號(hào)線(xiàn)的反射、串?dāng)_、電磁干擾等等，從而可以對(duì)布線(xiàn)進(jìn)行約束以保證PCB的信號(hào)完整性。

　　在布線(xiàn)時(shí)利用Interconnect Designer工具設(shè)置各種約束條件，這些約束條件包括了范圍廣泛的物理和電氣性能參數(shù)，如常見(jiàn)的PCB線(xiàn)寬，過(guò)孔數(shù)目，阻抗范圍，還有峰值串?dāng)_，過(guò)沖特性，信號(hào)延時(shí)，阻抗匹配等，用仿真的結(jié)果做出在PCB中對(duì)時(shí)序、信號(hào)完整性、電磁兼容、時(shí)間特性及其他相關(guān)問(wèn)題上做出最優(yōu)化的設(shè)計(jì)。

　　Cadence軟件針對(duì)高速PCB的設(shè)計(jì)開(kāi)發(fā)了自己的設(shè)計(jì)流程，如圖2它的主要思想是用好的仿真分析設(shè)計(jì)來(lái)預(yù)防問(wèn)題的發(fā)生，盡量在PCB制作前解決一切可能發(fā)生的問(wèn)題。與左邊傳統(tǒng)的設(shè)計(jì)流程相比，最主要的差別是在流程中增加了控制節(jié)點(diǎn)，可以有效地控制設(shè)計(jì)流程。它將原理圖設(shè)計(jì)、PCB布局布線(xiàn)和高速仿真分析集成于一體，可以解決在設(shè)計(jì)中各個(gè)環(huán)節(jié)存在的與電氣性能相關(guān)的問(wèn)題。通過(guò)對(duì)時(shí)序、信噪、串?dāng)_、電源結(jié)構(gòu)和電磁兼容等多方面的因素進(jìn)行分析，可以在布局布線(xiàn)之前對(duì)系統(tǒng)的信號(hào)完整性、電源完整性、電磁干擾等問(wèn)題作最優(yōu)的設(shè)計(jì)。