抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的噪聲干擾，以免影響其他系統或裝置正常工作。因此提高系統的抗干擾能力也是該系統設計的一個重要環節。

　　1、電源線的設計

　?。?） 選擇合適的電源；

　?。?） 盡量加寬電源線；

　?。?） 保證電源線、底線走向和數據傳輸方向一致；

　　（4） 使用抗干擾元器件；

　?。?） 電源入口添加去耦電容（10——100uf）。

　　2、地線的設計

　　（1） 模擬地和數字地分開；

　?。?） 盡量采用單點接地；

　　（3） 盡量加寬地線；

　?。?） 將敏感電路連接到穩定的接地參考源；

　?。?） 對pcb板進行分區設計，把高帶寬的噪聲電路與低頻電路分開；

　?。?） 盡量減少接地環路（所有器件接地后回電源地形成的通路叫“地線環路”）的面積。

　　3、元器件的配置

　?。?） 不要有過長的平行信號線；

　?。?） 保證pcb的時鐘發生器、晶振和cpu的時鐘輸入端盡量靠近，同時遠離其他低頻器件；

　?。?） 元器件應圍繞核心器件進行配置，盡量減少引線長度；

　?。?） 對pcb板進行分區布局；

　?。?） 考慮pcb板在機箱中的位置和方向；

　?。?） 縮短高頻元器件之間的引線。

　　4、去耦電容的配置

　?。?） 每10個集成電路要增加一片充放電電容（10uf）；

　?。?） 引線式電容用于低頻，貼片式電容用于高頻；

　?。?） 每個集成芯片要布置一個0.1uf的陶瓷電容；

　?。?） 對抗噪聲能力弱，關斷時電源變化大的器件要加高頻去耦電容；

　?。?） 電容之間不要共用過孔；

　?。?） 去耦電容引線不能太長。

　　5、降低噪聲和電磁干擾原則

　　（1） 盡量采用45°折線而不是90°折線（盡量減少高頻信號對外的發射與耦合）；

　?。?） 用串聯電阻的方法來降低電路信號邊沿的跳變速率；

　?。?） 石英晶振外殼要接地；

　?。?） 閑置不用的們電路不要懸空；

　?。?） 時鐘垂直于IO線時干擾小；

　?。?） 盡量讓時鐘周圍電動勢趨于零；

　　（7） IO驅動電路盡量靠近pcb的邊緣；

　　（8） 任何信號不要形成回路；

　?。?） 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；

　?。?0） 通常功率線、交流線盡量在和信號線不同的板子上。