隨著現(xiàn)代高速電路設(shè)計(jì)的發(fā)展，DDI腔．因其內(nèi)存強(qiáng)大的預(yù)讀取能力成為許多嵌入式系統(tǒng)的選擇。然而， DDR2的仿真工作不僅繁瑣耗時(shí)量大，對(duì)EMI的仿真也比較困難，給PCB設(shè)計(jì)也帶來(lái)了大量的工作難點(diǎn)。文中針對(duì) DDR2高速電路中存在的信號(hào)完整性問(wèn)題進(jìn)行了分析，提出了PCB設(shè)計(jì)要點(diǎn)。并以單個(gè)DDR2存儲(chǔ)器與控制器間的 PCB設(shè)計(jì)為例，對(duì)如何在減少仿真工作的情況下成功完成一個(gè)可用的設(shè)計(jì)進(jìn)行了論述。

　　DDR2內(nèi)存強(qiáng)大的預(yù)讀取能力使其成為許多嵌入式系統(tǒng)的選擇，然而，由于其具有的高頻與快速的上升、下降沿，給PCB設(shè)計(jì)帶來(lái)了困難。PCB設(shè)計(jì)者不僅需要嚴(yán)格遵循通用的高速PCB布線規(guī)則，更要對(duì)系統(tǒng)中的各種信號(hào)完整性問(wèn)題進(jìn)行一一分析與解決。當(dāng)然，對(duì)于電路中的問(wèn)題逐個(gè)仿真是一種比較有效的方法，雖然仿真成功并不能保證設(shè)計(jì)完美，卻可以排除大量的錯(cuò)誤。但是，DDR2的仿真工作不僅繁瑣耗時(shí)量大，對(duì)EMI的仿真也比較困難，特別當(dāng)一些單位并沒(méi)有專門的仿真人員或者項(xiàng)目時(shí)間緊張，逐個(gè)仿真是不切實(shí)際的。本文以單個(gè)DDR2存儲(chǔ)器與控制器間的 PCB設(shè)計(jì)為例，講述了如何在減少仿真工作的情況下成功完成一個(gè)可用的設(shè)計(jì)。

?