基于CPLD/FPGA器件實現(xiàn)主從式下載開發(fā)系統(tǒng)的應(yīng)用方案

1 引言

當(dāng)前在EDA領(lǐng)域，只要具備臺式或筆記本電腦并裝有工具軟件，就可以方便地對可編程 ASIC(CPLD/FPGA)進(jìn)行設(shè)計開發(fā)，在系統(tǒng)可編程(ISP)器件為我們提供了這種便利條件。ISP方式雖然可以用一根下載電纜代替了編程器，但兼有提供下載和演示環(huán)境兩大功能的可編程ASIC開發(fā)系統(tǒng)對于用戶來說仍是必須的。本文提出的主從式下載開發(fā)系統(tǒng)可以適配多種目標(biāo)芯片，具有較寬的開發(fā)應(yīng)用范圍，經(jīng)過幾年的教學(xué)、科研實踐，使用效果良好。

2 系統(tǒng)結(jié)構(gòu)及工作原理

對ASIC器件設(shè)計開發(fā)的前期工作主要依靠對某種EDA工具軟件使用。對于其工具軟件和硬件編程語言，必須通過實踐鍛煉方能熟練使用和達(dá)到掌握技巧的程度。對應(yīng)用系統(tǒng)和目標(biāo)芯片進(jìn)行開發(fā)，先要使用EDA工具軟件所提供的文本和圖形輸入方式進(jìn)行描述和綜合，并要通過仿真驗證。而后的工作就是將設(shè)計完成并通過仿真的熔絲圖文件對目標(biāo)芯片下載，并在系統(tǒng)板提供的開發(fā)環(huán)境中直接進(jìn)行功能演示。因而下載開發(fā)系統(tǒng)的基本結(jié)構(gòu)必須具備輸入和輸出功能。設(shè)計數(shù)字電路或系統(tǒng)往往需要多種頻率資源，故系統(tǒng)板要提供時鐘配置和頻率選擇功能。而要完成開發(fā)系統(tǒng)的復(fù)雜工作和模式選擇，系統(tǒng)控制功能也是必須的。基于以上思路設(shè)計開發(fā)的系統(tǒng)電路框圖如圖1所示。

2.1 主從式結(jié)構(gòu)

本機(jī)最大的特點是系統(tǒng)采用主從式開發(fā)結(jié)構(gòu)，將目標(biāo)芯片安裝在一個小型轉(zhuǎn)接板上，再將轉(zhuǎn)接子板插到系統(tǒng)母板上配合工作。主系統(tǒng)母板是固定的，對不同的芯片只需換用不同的轉(zhuǎn)接子板，避免了以往開發(fā)系統(tǒng)只能對單一型號芯片進(jìn)行開發(fā)應(yīng)用的弊端，大大拓寬了目標(biāo)芯片的可選性和開發(fā)系統(tǒng)的應(yīng)用范圍。目前設(shè)計的開發(fā)系統(tǒng)適用于6000門規(guī)模的芯片開發(fā)，以及LATTICE、XILINX、ALTERA等多家公司的不同芯片。主從式開發(fā)結(jié)構(gòu)保證了系統(tǒng)的通用性和易于升級，只要稍加改進(jìn)就可形成從2000門到100000門以上邏輯資源、從5V 到3.3V、2.5V、1.8V兼容工作電壓的系列產(chǎn)品。

2.2 輸出部分

輸出部分主要采用數(shù)碼管顯示并有發(fā)光二極管顯示以及揚聲器發(fā)聲裝置。考慮到數(shù)碼管占用較多的用戶資源，我們采用一種動態(tài)掃描方式，在輸出數(shù)碼管顯示數(shù)據(jù)時同時輸出與該數(shù)據(jù)相對應(yīng)的數(shù)碼管地址，經(jīng)地址譯碼器形成數(shù)碼管選通信號。具體實現(xiàn)時用一片Isp LSI1016可編程器件配置數(shù)據(jù)選擇器和譯碼器，地址譯碼功能通過89C51單片機(jī)控制實現(xiàn)。這種方案大大節(jié)省了輸出口資源和譯碼驅(qū)動器件，提高系統(tǒng)可靠性同時減少印板空間。

設(shè)計系統(tǒng)具有三種顯示模式：準(zhǔn)靜態(tài)顯示、十六進(jìn)制碼輸入動態(tài)顯示和段碼輸入動態(tài)顯示，用戶通過撥碼開關(guān)或跳線進(jìn)行模式選擇。

2.3 輸入部分

采用8鍵KEY 0~ KEY 7，鍵盤信號經(jīng)89C51單片機(jī)處理后通過三態(tài)緩沖門送至用戶芯片，根據(jù)不同工作要求，鍵盤設(shè)計有四種輸入模式：琴鍵模式、乒乓模式、脈沖模式和二進(jìn)制計數(shù)模式。除此之外第八鍵還可為特殊功能做單步時鐘輸入模式。

2.4 時鐘資源及分頻

使用IspLSI1016同時配置時鐘產(chǎn)生單元，系統(tǒng)由晶振產(chǎn)生32768 Hz時鐘，經(jīng)1016內(nèi)部分頻可以輸出十種頻率，這十種頻率與另外單獨產(chǎn)生的12 MHz信號組合使用(分為四組)，可基本滿足設(shè)計需要。對1016的ABEL-HDL語言描述(包括配置信號源部分的計數(shù)、分頻和顯示部分的譯碼器、數(shù)據(jù)選擇器)如下：

2.5 控制部分

控制部分是系統(tǒng)整機(jī)協(xié)調(diào)工作和智能化管理的核心部分，采用89C51單片機(jī)實現(xiàn)控制功能是其關(guān)鍵，采用單片機(jī)不但方便監(jiān)控，并且大大減少硬件設(shè)計。如上所述，其主要控制功能包括顯示譯碼與時鐘模式選擇，數(shù)碼管掃描和鍵盤數(shù)據(jù)的處理均由軟件完成。其中軟件設(shè)計時考慮到“去抖動”、 “單鍵處理”問題，并且為防止運行程序受干擾時“跑飛”而造成死機(jī)，在程序中加入軟件“看門狗”，通過89C51的T1中斷實現(xiàn)監(jiān)控功能。

2.6 A/D、D/A轉(zhuǎn)換接口及其它

系統(tǒng)設(shè)置A/D、D/A轉(zhuǎn)換接口，采用美國TI 公司的高速串行8位模數(shù)轉(zhuǎn)換器TLC549和四通道串行數(shù)模轉(zhuǎn)換器TLC5620，可以滿足要求。另外預(yù)留 VGA視頻輸入端和九芯用戶外接接口以備之需。

3 整機(jī)電路及技術(shù)指標(biāo)

3.1 整機(jī)設(shè)計

完成整機(jī)設(shè)計結(jié)構(gòu)如圖2所示，電路圖和印制版圖略。

3.2 主要技術(shù)指標(biāo)和特點

穩(wěn)壓電源：+5V

工作電流：360mA

ISP下載方式和七芯下載電纜

89C51監(jiān)控方式

數(shù)碼顯示：8位數(shù)碼管;三種顯示模式：靜態(tài)顯示、十六進(jìn)制碼輸入動態(tài)顯示、段碼輸入動態(tài)顯示;靜態(tài)數(shù)碼管掃描頻率：10Ms/幀;動態(tài)顯示允許用戶最高掃描頻率：>100Hz

輸入部分：八個鍵盤、11種頻率信號;四輔助電路的同步整流電路。經(jīng)仿真和實驗表明，采用這些優(yōu)化拓?fù)鋵行У亟档蛽p耗，使同步整流效率明顯提高。

責(zé)任編輯：gt

閱讀全文

FPGA(591969) FPGA(591969)
cpld(168088) cpld(168088)
acis(3128) acis(3128)

15份CCD驅(qū)動的文獻(xiàn)資料合集（基于FPGA、CPLD設(shè)計與實現(xiàn)）

本資料的主要內(nèi)容詳細(xì)介紹的說明15份描述CCD驅(qū)動的文獻(xiàn)資料合集免費下載，可以對CCD驅(qū)動的開發(fā)帶來幫助包括了：高精度線陣CCD的脈沖驅(qū)動與波形仿真基于51單片機(jī)的線陣CCD驅(qū)動設(shè)計,基于CPLD

2019-06-03 16:45:25

CPLD/FPGA技術(shù)的現(xiàn)狀及發(fā)展前景

在實驗室中設(shè)計出專用IC，實現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時間，降低了開發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改

2011-12-25 23:49:01

CPLD/FPGA有哪些設(shè)計工具？

它們的基本設(shè)計方法是借助于 EDA 設(shè)計軟件,用原理圖、狀態(tài)機(jī)和硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,最后用編程器或下載電纜,由 CPLD/FPGA 目標(biāo)器件實現(xiàn)。生產(chǎn) CPLD/FPGA

2019-03-04 14:10:13

CPLD/FPGA高級應(yīng)用開發(fā)指南光盤

`CPLD/FPGA高級應(yīng)用開發(fā)指南第1章可編程邏輯器件與EDA技術(shù)第2章Xilinx CPLD系列產(chǎn)品第3章Xilinx FPGA系列產(chǎn)品第4章Xilinx ISE應(yīng)用基礎(chǔ)第5章FPGA高級

2013-06-02 10:13:17

CPLD、FPGA的開發(fā)應(yīng)用

本帖最后由 richthoffen 于 2019-7-19 16:41 編輯 CPLD、FPGA的開發(fā)應(yīng)用

2019-07-18 08:04:43

FPGA/CPLD同步設(shè)計若干問題淺析

words：FPGA／CPLD；Synchronous design；Clock；Metastable state利用FPGA／CPLD實現(xiàn)數(shù)字系統(tǒng)電路設(shè)計時，如何設(shè)計出可讀性強、重復(fù)利用率高、工作穩(wěn)定可靠

2009-04-21 16:42:01

FPGA/SOPC開發(fā)教程

FPGA/SOPC開發(fā)教程FPGA(現(xiàn)場可編程門陣列)與 CPLD(復(fù)雜可編程邏輯器件)都是可編程邏輯器件，它們是在 PAL,GAL 等邏輯器件的基礎(chǔ)之上發(fā)展起來的。同以往的 PAL,GAL 等

2009-03-28 14:57:08

FPGA實現(xiàn)ARM系統(tǒng)處理的解決方案解析

提高競爭力，嵌入式系統(tǒng)開發(fā)人員需要一種能夠幫助他們開發(fā)獨具優(yōu)勢產(chǎn)品的解決方案，非常靈活，效率也非常高。基于FPGA的單芯片實現(xiàn)方法具有低成本和快速面市等優(yōu)點，是多芯片和ASICSoC非常有吸引力的替代

2021-07-14 08:00:00

FPGA|CPLD|ASIC學(xué)習(xí)書籍集錦【獨家奉送】

2003年6月 ISBN：7505387642 本書系統(tǒng)介紹了Xilinx最新的器件、設(shè)計流程和開發(fā)工具，論述了CPLD/FPGA設(shè)計的時序約束、仿真驗證和綜合實現(xiàn)，重點介紹了嵌入PowerPC405

2012-02-27 11:31:10

FPGA與CPLD怎么區(qū)分

FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點和工作原理。通常的分類方法是：將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列

2019-07-01 07:36:55

FPGA與CPLD的區(qū)別

FPGA與CPLD的區(qū)別盡管很多人聽說過CPLD，但是關(guān)于CPLD與FPGA之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上卻有一些差異。簡單

2011-09-27 09:49:48

FPGA與CPLD的區(qū)別

和CPLD最大的區(qū)別是他們的存儲結(jié)構(gòu)不一樣，這同時也決定了他們的規(guī)模不一樣。但是從使用和實現(xiàn)的角度來看，其實他們所使用的語言以及開發(fā)流程的各個步驟幾乎是一致的。對于大多數(shù)的初學(xué)者來說，學(xué)FPGA還是

2019-02-21 06:19:27

FPGA與CPLD的區(qū)別

編程兩類。ＦＰＧＡ大部分是基于ＳＲＡＭ編程,編程信息在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程數(shù)據(jù)重新寫入ＳＲＡＭ中。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置

2012-10-26 08:10:36

FPGA與CPLD的概念及基本使用和區(qū)別

~ 50000 門3、互連結(jié)構(gòu)不同 CPLD：等長度的互連線資源，其特點是延時相等。 FPGA：長度不等的多段分布式互連，其特點是布線靈活，但延時與系統(tǒng)布局、布線有關(guān)。5、粒度大小不同 FPGA為

2020-08-28 15:41:47

FPGA從并加載解決方案

時間受限于總線時鐘CCLK 頻率。本方案的優(yōu)點為：①]3.2 程序實現(xiàn)CPLD]程序實現(xiàn)流如圖3 所示。圖3]FPGA 加載片選和寫信號產(chǎn)生部分代碼如下：4 仿真及加載結(jié)果分析基于modelsim

2019-07-12 07:00:09

FPGA入門：基本開發(fā)流程概述

/1bndF0bt 在第一章中，已經(jīng)給出了FPGA/CPLD的基本開發(fā)流程圖。這里不妨回顧一下，如圖5.15所示。這個流程圖是一個相對比較高等級的FPGA/CPLD器件開發(fā)流程，從項目的提上議程開始，設(shè)計者需要

2015-02-09 20:14:21

FPGA和CPLD的主要區(qū)別是什么

，適用于控制密集型系統(tǒng)；　　FPGA邏輯能力較弱但寄存器多，適于數(shù)據(jù)密集型系統(tǒng)。　　CPLD和FPGA的優(yōu)點：　　1.規(guī)模越來越大，實現(xiàn)功能越來越強，同時可以實現(xiàn)系統(tǒng)集成。　　2.研制開發(fā)費用低，不承擔(dān)投

2020-07-16 10:46:21

FPGA基本開發(fā)流程概述

驗證無誤，則可以生產(chǎn)下載配置文件燒錄的實際器件中進(jìn)行板級的調(diào)試工作。圖5.15 FPGA/CPLD開發(fā)流程當(dāng)然了，對于沒有實際工程經(jīng)驗的初學(xué)者而言，這個流程圖可能不是那么容易理解。不過沒有關(guān)系，我們會

2019-01-28 02:29:05

FPGA實戰(zhàn)演練邏輯篇3：FPGA與CPLD

2015-03-12 13:54:42

實現(xiàn)降低FPGA設(shè)計的動態(tài)功耗的解決方案

Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式時的靜態(tài)功耗最低可達(dá)到2μW，電池壽命是采用主流PLD

2020-05-13 08:00:00

ALTERA FPGA/CPLD高配學(xué)習(xí)指南：入門和高級篇，教程十講全集

，介紹了altera的可編程器件的高級設(shè)計工具與系統(tǒng)級設(shè)計技巧。十天學(xué)會CPLD/FPGA 系統(tǒng)設(shè)計全集：這是一部針對初學(xué)可編程邏輯器件者的教程，教程全部十講，講座從基本的預(yù)備知識開始講解，非常詳細(xì)的講解

2020-05-14 14:50:30

MES50HP——FPGA與CPLD的下載與固化

embed flash）】，重新生成新的位流文件.sbit。（2）按照“1.FPGA&amp;CPLD 的下載”流程進(jìn)入到下載界面，選擇新的.sbit 文件，右擊器件中的【Flash

2023-06-26 10:52:38

STM32開發(fā)板

STM32開發(fā)板 STM32F103RCT6最小系統(tǒng)板 ARM 一鍵串口下載液晶屏

2023-04-04 11:05:04

XILINX FPGA/CPLD ISE詳細(xì)下載教程

XILINX FPGA/CPLD ISE下載教程第一章 XILINX FPGA/CPLD ISE下載教程——下載.bit文件第二章 XILINX FPGA/CPLD ISE下載教程——燒錄Flash 圖文詳細(xì)資料！

2019-08-15 00:32:31