1.概述W9425G6KH是一種CMOS雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DDRSDRAM），組織為4194304個(gè)字? 4個(gè)銀行? 16位。W9425G6KH可提供高達(dá)每秒400M個(gè)字的數(shù)據(jù)帶寬。為了完全符合個(gè)人計(jì)算機(jī)行業(yè)標(biāo)準(zhǔn)，W9425G6KH被分為兩個(gè)速度等級(jí)：5和-5I。-5級(jí)和-5I級(jí)符合DR400/CL3規(guī)范（-5I工業(yè)級(jí)，保證支持-40°C≤TA≤85°C）。所有輸入?yún)⒖糃LK的正邊緣（DQ、DM和CKE除外）。差分時(shí)鐘的定時(shí)參考點(diǎn)是當(dāng)CLK和CLK信號(hào)在轉(zhuǎn)換期間交叉時(shí)。寫入和讀取數(shù)據(jù)和DQS（數(shù)據(jù)選通）的兩個(gè)邊緣同步。通過(guò)具有可編程模式寄存器，系統(tǒng)可以改變突發(fā)長(zhǎng)度、延遲周期、交織或順序突發(fā)，以最大限度地提高其性能。W9425G6KH是高性能應(yīng)用中主存儲(chǔ)器的理想選擇。
2.特點(diǎn)? 用于DDR400的2.5V±0.2V電源? 高達(dá)200 MHz的時(shí)鐘頻率? 雙數(shù)據(jù)速率架構(gòu)；每個(gè)時(shí)鐘周期兩次數(shù)據(jù)傳輸? 差分時(shí)鐘輸入（CLK和CLK）? DQS與用于讀取的數(shù)據(jù)邊緣對(duì)齊；與寫入數(shù)據(jù)居中對(duì)齊? CAS延遲：2、2.5和3? 突發(fā)長(zhǎng)度：2、4和8? 自動(dòng)刷新和自刷新? 預(yù)充電斷電和主動(dòng)斷電? 寫入數(shù)據(jù)掩碼? 寫入延遲=1? 7.8μS刷新間隔（8K/64 mS刷新）? 最大突發(fā)刷新周期：8? 接口：SSTL_2? TSOP II 66引腳封裝，采用無(wú)鉛材料，符合RoHS標(biāo)準(zhǔn)
