M31 PCIe 2.1 PHY IP

M31 PCIe 2.1收發器IP提供了一系列完整的PCIe 2.1基本應用程序。它符合PIPE 3.0規范。該IP集成了高速混合信號電路，以支持5Gbps的PCIe 2.1流量，并與2.5Gbps的PCIe 1.1數據速率向后兼容。它針對最小的管芯面積和低功耗進行了優化。通過支持TX和RX均衡技術，PCIe 2.1 IP可以滿足不同信道條件的要求。

• 增強型電源/面積減少50%
• 完全符合PCI Express Base 2.1和PCI Express Base 1.1電氣規范
• 符合PIPE 3.0（PCIe）規范
• 支持PIPE 3.0規范中定義的所有節能模式（P0、P0s、P1、P2）
• 使用CLKREQ支持L1 PM變電站#
• 使用CLKREQ支持L1時鐘電源管理（CPM）#
• 支持獨立參考SSC（SRIS）體系結構
• 可訪問的寄存器控制允許用戶特定地優化關鍵參數（例如，TXPLL帶寬、TX去加重級別、CDR帶寬和EQ強度）
• 集成高性能PLL，為PCIE相關應用提供各種獨立時鐘輸出
• 支持用于大規模生產測試的強大BIST功能
• 有12nm、14nm、16nm、22nm、28nm、40nm和55nm工藝可選