AD9874是一款通用中頻子系統，可對帶寬最高至270 kHz的低電平10至300 MHz中頻輸入信號進行數字處理。AD9874的信號鏈包括一個低噪聲放大器、混頻器、一個帶通Σ-Δ型模數轉換器以及一個具有可編程抽取系數的抽取濾波器。自動增益控制(AGC)電路提供12 dB的連續增益調整。
高動態范圍和帶通Σ-Δ型轉換器內在的抗混疊功能，使該器件能處理比目標信號強度高達95 dB的阻塞信號。除串行外設接口端口外，輔助模塊還包括時鐘和LO頻率合成器。
通過SPI端口可對AD9874的許多參數進行編程，因此該器件可針對特定應用進行優化。可編程參數包括：頻率合成器分頻比率、AGC衰減和上升/延遲時間、接收信號強度水平、抽取系數、輸出數據格式、16 dB衰減器以及所選的偏置電流。LNA和混頻器的偏置電流可以進一步降低，但電池供電應用的性能也會隨之降低。
應用
- 多模式窄帶無線電產品
模擬/數字UHF/VHF FDMA接收機
TETRA、APCO25、GSM/EDGE - 便攜式和移動無線電產品
- 基站應用
- SATCOM終端
- 輸入頻率：10至300 MHz
- 基帶(I/Q)數字輸出
- 電源電壓：2.7 V至3.6 V
- 輸出信號帶寬：10至270 KHz
- 單邊帶噪聲系數（SSB NF）：8 dB
- 三階交調截點(IIP3)：+1 dBm（典型值，最大偏置）
- 動態范圍：95 dB（12 dB連續AGC范圍使能時）
- 中頻輸入：-18 dBm或-30 dBm（最大值，AGC禁用）
- LO和時鐘采樣頻率合成器
- 可編程抽取系數、輸出格式、AGC和頻率合成器設置
AD6688
AD6684
AD6679
AD6676
AD6674-1000
AD6674-500
AD6674-750
AD6677
AD6673
AD6657A
AD6672
AD6641-500
AD6643-200
AD6643-250
AD6649
AD6642
AD6655-105
AD6655-125
AD6655-150
AD6655-80
AD6650
AD9864
AD9874
AD6600
