AD6672是一款11位中頻接收機，采樣速率最高可達250 MSPS，旨在為低成本、小尺寸、寬帶寬、多功能通信應用提供解決方案。
這款ADC內核采用多級、差分流水線架構，并集成了輸出糾錯邏輯。ADC具有寬帶寬輸入，支持用戶可選的各種輸入范圍。集成基準電壓源可簡化設計。占空比穩定器可用來補償ADC時鐘占空比的波動，使轉換器保持出色的性能。
該ADC的內核輸出內部連接到噪聲整形再量化器（NSR）模塊。該器件支持兩種輸出模式，可通過串行端口接口（SPI）選擇。如果使能NSR特性，則在處理ADC的輸出時，AD6672可以在有限的奈奎斯特帶寬區域內實現更高的SNR性能，同時保持11位輸出分辨率。可對NSR模塊進行編程，以提供最高33%的采樣時鐘帶寬。例如，若采樣時鐘速率為250 MSPS，則AD6672在82 MHz帶寬、185 MHz fIN時實現最高73.6 dBFS的SNR。
如果禁用NSR模塊，則ADC數據直接以11位的輸出分辨率提供給輸出端。這種工作模式下，AD6672能夠在整個奈奎斯特帶寬內實現最高66.6 dBFS的SNR。
應用
- 通信
- 分集無線電和智能天線(MIMO)系統
- 多模式數字接收機(3G)WCDMA、LTE、CDMA2000 WiMAX、TD-SCDMA
- I/Q解調系統
- 通用軟件無線電
- 11位、250MSPS輸出數據速率
- NSR禁用時的性能
SNR：66.4 dBFS（最高185 MHz、250 MSPS）
SFDR：87 dBc（最高185 MHz、250 MSPS） - 禁用NSR時的性能
SNR：66.4 dBFS（最高185 MHz，250 MSPS）
SFDR：87 dBc（最高185 MHz，250 MSPS） - 總功耗：358 mW（250 MSPS）
- 1.8 V電源電壓
- LVDS（ANSI-644電平）輸出
- 1至8整數輸入時鐘分頻器（最大輸入頻率625MHz）
- ADC內部基準電壓源
- 靈活的模擬輸入范圍：1.4 V p-p至2.0 V p-p（標稱值1.75 V p-p）
- 差分模擬輸入、350 MHz帶寬
- 串行端口控制
- 節能的關斷模式
- 用戶可配置的內置自測(BIST)功能
AD6688
AD6684
AD6679
AD6676
AD6674-1000
AD6674-500
AD6674-750
AD6677
AD6673
AD6657A
AD6672
AD6641-500
AD6643-200
AD6643-250
AD6649
AD6642
AD6655-105
AD6655-125
AD6655-150
AD6655-80
AD6650
AD9864
AD9874
AD6600
