AD6674是一款385 MHz帶寬混合信號中頻(IF)接收器。內置雙通道、14位1.0 GSPS/750 MSPS/500 MSPS模數轉換器(ADC)和各種數字信號算法模塊，包括四個寬帶DDC、一個NSR和VDR監控。它具有片內緩沖器和采樣保持電路，專門針對低功耗、小尺寸和易用性而設計。該產品設計支持通信應用，能夠實現高達2 GHz的寬帶寬模擬信號采樣。AD6674針對寬輸入帶寬、高采樣速率、出色的線性度和小封裝低功耗而優化。
這款雙通道ADC內核采用多級、差分流水線架構，并集成了輸出糾錯邏輯。每個ADC均具有寬帶寬輸入，支持用戶可選的各種輸入范圍。集成基準電壓源可簡化設計考量。
應用
- 分集多頻段、多模數字接收器 3G/4G、TD-SCDMA、W-CDMA、GSM、LTE、LTE-A
- DOCSIS 3.0 CMTS上游接收路徑
- HFC 數字反向路徑接收機
- JESD204B（子類1）編碼串行數字輸出
- 帶內SFDR = 83 dBFS (340 MHz時，750 MSPS)
- 帶內SNR = 66.7 dBFS (340 MHz時，750 MSPS)
- 750 MSPS 時每通道總功耗：1.4 W（默認設置）
- 噪聲密度 = -153 dBFS/Hz (750 MSPS)
- 1.25 V、2.5 V和3.3 V 直流電源供電
- 靈活的輸入范圍
- AD6674-750和AD6674-1000
1.46 V p-p至1.94 V p-p（標稱值1.70 V p-p） - AD6674-500
1.46 V p-p至2.06 V p-p（標稱值2.06 V p-p）
- AD6674-750和AD6674-1000
- 95 dB通道隔離/串擾
- 幅度檢測位支持實現高效自動增益控制(AGC)
- 噪聲整形再量化器(NSR)選項支持主接收機功能
- 可變動態范圍(VDR)選項支持數字預失真(DPD)功能
- 每通道集成 2 個寬帶數字處理器
- 12 位數控振蕩器(NCO)，最多級聯 4 個半帶濾波器
- 差分時鐘輸入
- 整數時鐘分頻值：1、2、4或8
- 節能的關斷模式
- 靈活的 JESD204B 通道配置
- 小信號擾動
AD6688
AD6684
AD6679
AD6676
AD6674-1000
AD6674-500
AD6674-750
AD6677
AD6673
AD6657A
AD6672
AD6641-500
AD6643-200
AD6643-250
AD6649
AD6642
AD6655-105
AD6655-125
AD6655-150
AD6655-80
AD6650
AD9864
AD9874
AD6600
