總體描述
AD9273針對低成本、低功耗、小尺寸和易用性而設(shè)計(jì)。它包含八個通道的低噪聲前置放大器(LNA)和可變增益放大器(VGA)；抗混疊濾波器(AAF)；和一個12位、10 MSPS到50 MSPS的模數(shù)轉(zhuǎn)換器(ADC)。
每個通道都具有42 dB的可變增益范圍、全差分信號路徑、有源輸入前置放大器終端、最高52 dB的最大增益和最高50 MSPS轉(zhuǎn)換速率的ADC。在小封裝尺寸至關(guān)重要的應(yīng)用中，該通道針對動態(tài)性能和低功耗進(jìn)行了優(yōu)化。
特征
8個LNA、VGA、AAF和ADC通道
低噪聲前置放大器(LNA)
折合到輸入端的噪聲電壓= 1.26 nV/√Hz(增益= 21.3 dB)(5 MHz，典型值)
SPI可編程增益= 15.6 dB/17.9 dB/21.3 dB
單端輸入；VIN最大值= 733 mV峰峰值/550 mV峰峰值/367 mV峰峰值
雙模有源輸入阻抗匹配
帶寬> 100 MHz
滿量程(FS)輸出= 4.4 V峰峰值差分
可變增益放大器(VGA)
衰減器范圍= 42 dB至0 dB
SPI可編程PGA增益= 21 dB/24 dB/27 dB/30 dB
線性dB增益控制
抗混疊濾波器(AAF)
8 MHz至18 MHz范圍內(nèi)的可編程二階低通濾波器(LPF)
可編程高通濾波器(HPF)
模數(shù)轉(zhuǎn)換器(ADC)
10 MSPS到50 MSPS的12位
信噪比= 70 dB
SFDR = 75分貝
串行LVDS (ANSI-644，IEEE 1596.3縮減范圍鏈路)
數(shù)據(jù)和幀時(shí)鐘輸出
內(nèi)置一個8 × 8差分交叉點(diǎn)開關(guān)，支持連續(xù)波(CW)多普勒
低功耗，每通道109 mW，12位/40 MSPS (TGC)
CW多普勒模式下每通道70 mW
靈活的省電模式
過載恢復(fù)時(shí)間不到10 ns
從低功耗待機(jī)模式快速恢復(fù)，< 2 μs
100引腳TQFP和144引腳BGA
應(yīng)用程序
醫(yī)學(xué)成像/超聲波
汽車?yán)走_(dá)
