OC門(mén)與OD門(mén)以及線與邏輯

OC（Open Collector）門(mén)又叫集電極開(kāi)路門(mén)，主要針對(duì)的是BJT電路（從上往下依次是基極，集電極，發(fā)射極）

OD（Open Drain）門(mén)又叫漏極開(kāi)路門(mén)，主要針對(duì)的是MOS管（從上往下依次是漏極、柵極、源極）

線與邏輯指的是兩個(gè)輸出端直接互聯(lián)就可以實(shí)現(xiàn)“AND”的功能，如下圖

如果按照該圖的做法直接互聯(lián)的話，會(huì)導(dǎo)致形成阻值低的通道，產(chǎn)生大電流，電路會(huì)出現(xiàn)問(wèn)題的

那么這個(gè)時(shí)候就用到了OD門(mén)，

通常CMOS門(mén)電路都有反相器作為輸出緩沖電路，如上圖所示，如果將兩個(gè)CMOS與非門(mén)G1和G2的輸出端連接在一起，并設(shè)G1的輸出處于高電平，TN1截止，TP1導(dǎo)通；而G2的輸出處于低電平，TN2導(dǎo)通，TP2截止，這樣從G1的TP1端到G2的TN2端將形成一低阻通路，從而產(chǎn)生很大的電流，很有可能導(dǎo)致器件的損毀。

那么，我們就需要尋找一種新的方式實(shí)現(xiàn)線與邏輯，即OD門(mén)。所謂漏極開(kāi)路門(mén)（OD門(mén)）是指CMOS門(mén)電路的輸出只有NMOS管，并且它的漏極是開(kāi)路的。使用OD門(mén)時(shí)必須在漏極和電源VDD之間外接一個(gè)上拉電阻（pull-up resister）RP。如圖2所示為兩個(gè)OD與非門(mén)實(shí)現(xiàn)線與，將兩個(gè)門(mén)電路輸出端接在一起，通過(guò)上拉電阻接電源。

可以看出，OD門(mén)就是將反相器的上面的pmos管拿掉了而已。

當(dāng)兩個(gè)與非門(mén)的輸出全為1時(shí)，輸出為1；只要其中一個(gè)輸出為0，則輸出為0，所以該電路符合與邏輯功能，即L=（AB）‘（CD）’。

此外還有上下拉電阻以及推免輸出

推挽輸出也是一種實(shí)現(xiàn)線與的方法

OC門(mén)電路和OD門(mén)電路原理

1、OC門(mén)

OC門(mén)和OD門(mén)它們的定義如下：

OC：集電極開(kāi)路（Open Collector）

OD：漏極輸出（Open Drain）

這是相對(duì)于兩個(gè)不同的元器件而命名的，OC門(mén)是相對(duì)于三極管而言，OD門(mén)是相對(duì)于MOS管。

我們先來(lái)分析下OC門(mén)電路的工作原理：

當(dāng)INPUT輸入高電平，Ube》0.7V，三極管U3導(dǎo)通，U4的b點(diǎn)電位為0，U4截止，OUTPUT高電平

當(dāng)INPUT輸入低電平，Ube《0.7V，三極管U3截止，U4的b點(diǎn)電位為高，U4導(dǎo)通，OUTPUT低電平

OC門(mén)電路

其中R25為上拉電阻：何為上拉電阻？將不確定的信號(hào)上拉至高電平。

假設(shè)：沒(méi)有R25，那么OUTPUT的輸出是通過(guò)ce與地連接在一起的，輸出端懸空了，即高阻態(tài)。這時(shí)候OUTPUT的電平狀態(tài)未知，如果后面一個(gè)電阻負(fù)載（即使很輕的負(fù)載）到地，那么輸出端的電平就被這個(gè)負(fù)載拉到低電平，它是不能輸出高電平的。

因此，需要接一個(gè)電阻到VCC，而這個(gè)電阻就叫上拉電阻。

2、OD門(mén)

OC門(mén)與OD門(mén)是十分相似的，將三極管換成了MOS管

當(dāng)INPUT輸入高電平，GS》閾值電壓，MOS管Q1導(dǎo)通，Q3的G點(diǎn)電位為0，Q3截止，OUTPUT高電平

當(dāng)INPUT輸入低電平，GS《閾值電壓，MOS管Q1截止，Q3的G點(diǎn)電位為高，Q3導(dǎo)通，OUTPUT低電平

OD門(mén)

開(kāi)漏它其實(shí)利用了外圍電路的驅(qū)動(dòng)能力，減少了IC內(nèi)部的驅(qū)動(dòng)，因此想讓它作為驅(qū)動(dòng)電路，必須接上拉電阻才能正常工作，例如51單片機(jī)的P0口。而且驅(qū)動(dòng)能力與上拉阻值和電壓有關(guān)，電阻越大，相應(yīng)的驅(qū)動(dòng)電流就小。