目前發達國家對電器產品功耗方面的要求日益嚴格，并針對待機功耗制定了很多標準規范。為了符合這些規范，很多新技術應運而生，主要思想是讓開關電源在負載很小或空載處于待機狀態時能夠以較低開關頻率操作。本文探討脈沖跳躍模式(pulse skipping)、突變模式(burst mode)及非導通時間調變(off time modulation)等三種較常用降頻技術，介紹如何降低開關頻率以達到減少待機功耗的目的。

在環保意識日益受到重視的綠色時代，有效利用有限的能源已經成為人們的共識。歐美國家對于電器產品在空載待機時的功耗定義了明確的規范，歐盟(EEC)公布的具體規定如表1所示，而在美國方面，從2001年7月起該國就規定政府機構不得購買待機功耗超過1W的電器產品。 由此可見，在不久的未來，電源轉換器低待機功耗將成為基本要求，這也是電源設計工程師必須面臨的挑戰。

開關電源損耗分析

開關電源的損耗包含導通損耗、開關損耗以及外圍控制電路損耗，電路不同部分的損耗成因各不相同，因此抑制損耗的方法也有不同。需要用數學方程式量化這些損耗，進而整理出降低各部分損耗的方法，才能得出具體有效降低整體損耗的方案。 為了討論方便，本文以常用的回掃轉換器為例，將各部分損耗以數學方程式表示，并列出解決方法。表2、表3及表4分別為導通損耗、切換損耗以及外圍控制電路損耗的原因分析與解決對策。

由這幾張表分析結果可以很明顯看出，導通損耗和切換損耗與轉換器開關頻率的關系非常密切，而較高的頻率可以降低轉換器對儲能元件(電感與電容)大小的要求。為了降低轉換器待機時的損耗而讓轉換器在低負載或空載時將開關頻率降低，可以兼顧到元件體積與能量損耗。目前已有多種技術基于這種概念應用到實際電源管理IC上，以下我們將就其中三種應用較為廣泛的技術分別介紹其設計概念與特性。

脈沖跳躍技術

圖1為脈沖跳躍技術示意圖。當負載降低時，驅動功率開關的開關脈沖將被遮蔽(即跳過)，部分脈沖被省略也即等效于降低了開關頻率，可降低高頻開關帶來的損耗，然而這種降頻方式會造成輸出電壓突降或突升(圖2)。

在回掃轉換器里，初級開關導通時能量儲存在變壓器激磁電感中，開關截止后，原先儲存的能量被釋放到負載一側。儲存在激磁電感中的功率可以表示為

(f_S×V_in²×T_ON²)/(2×L_P)。 當負載降低到一定程度時，脈沖跳躍機制將使有效開關頻率減半，這意味著轉換器供應負載的功率減半，因此回掃電路將增加脈沖寬度以補足輸出負載所需要的功率，而在脈沖寬度增加到負載所需功率之前，輸出電壓將產生突降。相反的情形發生在等效開關頻率增加時，輸出電壓將發生突升。這種負載變動時輸出電壓突升與突降是開關頻率非連續變動(以整數倍增加或降低)的必然結果。

突變模式

突變模式技術又稱打嗝模式(hiccup mode)或周期省略模式(圖3)。在負載很大情況下，回掃電路根據輸出電壓變化來調制脈沖寬度。 當負載降低到一定程度時，控制電路將維持原有脈沖寬度，轉而周期性跳過部分脈沖，控制電路通過降低總脈沖寬度或增加遮蔽周期長度達到降低損耗的目的。該技術有兩個明顯的缺點，即低頻干擾會和遮蔽周期一起出現，而且負載突然改變也會造成輸出電壓突降。

非導通時間調制技術

圖4顯示了非導通時間調制的基本原理。當負載改變時，開關頻率將連續降低或增加，開關頻率與輸出功率的關系如圖5所示。低負載或空載時這種連續調變降低開關頻率的方式除了可以有效降低能量損失外，還可以避免前兩種方法中輸出電壓突升或突降的問題。

起動電路損耗

起動電路損耗在電源轉換器空載待機損耗中占很高的比例，此處我們介紹一種起動速度快且損耗低的起動電路。圖6(a)為傳統起動電路，其中VSTA是脈寬調制控制器起始臨界電壓，T_{D_ON}是啟動延遲時間，T_{D_ON}=(C1×VSTA)/IC1。使用較大輸入電阻(Rin)可以有效降低電阻損耗，但啟動延遲時間會延長。因此建議采用圖6(b)電路，其中C1電容較小，這樣在用大輸入電阻時能夠降低起動電路的損耗，同時仍然擁有較快起動速度。較大的C2電容可提供穩定的電壓給控制器使用，不會增加起動延遲時間。

圖7是一個輸入電壓90～264Vrms、輸出為12V/5A的交流-直流轉換器，使用的控制芯片為SG6841，采用BiCMOS工藝，其非導通時間調變在負載降到20%時開始起作用，輸入電阻為3MΩ。表5列出了主要的量測結果，在空載情況下，開關頻率設計在2到8KHz之間，可以降低音頻干擾。

相關鏈接

下一代手機電源管理面臨的挑戰與設計趨勢

http://www.eetchina.com/ART_8800319906.HTM

如何測試電源供應器的電源紋波和輸出噪聲

http://www.eetchina.com/ART_8800314288.HTM

用硬件和固件降低電池供電產品的功耗

http://www.eetchina.com/ART_8800311350.HTM

參考文獻

[1]. R. Erickson, D. Maksimovic, Fundamentals of Power Electronics, 2nd ed., 2001 Kluwer Academic publishers.

[2]. Sandri, et al., "DC-to-DC converter functioning in a pulse slipping mode with low power consumption and PWM inhibit," US patent 5,745,352, Api. 1998, SGS-Thompson.

[3]. Culpepper, et al., "Switching DC-to-DC converter with discontinuous pulse skipping and continuous operating mode without external sense resistor," US patent 6,396,252, May 2002, National Semiconductor.

[4]. Majid et al., "Low power stand-by for switched-mode power supply circuit with burst mode operation," US patent 5,812,383, Sep. 1998, Philips Electronics.

[5]. T. Yang, "Pulse width modulation controller having frequency modulation for power converter," US patent 09/931,641, System General Inc.

[6]. T. Yang, "PWM controller having off-time modulation for power converter," US patent 6,545,882, Aug 2001, System General Inc

[7]. T. Yang, et al., "PWM controller having adaptive off-time modulation for power saving," US patent pending 10/065,531, System General Inc.

作者：陳佐民博士

高級工程師

崇貿科技公司