0 引言

　　傳統(tǒng)數(shù)據(jù)采集卡的主要功能是完成對(duì)模擬信號(hào)的基帶數(shù)字化。由于數(shù)字化是在基帶進(jìn)行，其下變頻、濾波全部采用模擬方式，因此，對(duì)于不同頻段、不同調(diào)制方式的通信系統(tǒng)，應(yīng)當(dāng)對(duì)應(yīng)專(zhuān)門(mén)的硬件結(jié)構(gòu)，但這樣的系統(tǒng)缺乏靈活性，且隨著系統(tǒng)采樣率和采樣精度的提高，對(duì)數(shù)據(jù)實(shí)時(shí)性傳輸也帶來(lái)了很大的困難。

　　軟件無(wú)線電（software radio）是近年來(lái)隨著微電子及計(jì)算機(jī)技術(shù)應(yīng)運(yùn)而生的一種新的無(wú)線電技術(shù)，理想的軟件無(wú)線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和可編程性，專(zhuān)注于減少靈活性差的硬件電路，并把數(shù)字化處理（A／D）盡量靠近天線，力求通過(guò)軟件的更新來(lái)改變硬件的配置結(jié)構(gòu)，以求解決傳統(tǒng)數(shù)據(jù)采集卡存在的問(wèn)題。

　　結(jié)合軟件無(wú)線電思想，可將AD采樣后得到的數(shù)據(jù)直接送入數(shù)字下變頻器，然后通過(guò)FPGA程序的改變來(lái)實(shí)現(xiàn)對(duì)數(shù)字下變頻器內(nèi)部寄存器的重新配置，從而完成數(shù)字下變頻功能，該方法既提高了系統(tǒng)的靈活性，又能很好的滿足系統(tǒng)對(duì)數(shù)據(jù)傳輸?shù)母邔?shí)時(shí)性要求。

　　1 傳統(tǒng)數(shù)據(jù)采集卡的特點(diǎn)與缺陷

　　傳統(tǒng)數(shù)據(jù)采集卡的結(jié)構(gòu)一般如圖l所示。傳統(tǒng)數(shù)據(jù)采集卡的特點(diǎn)是先對(duì)模擬輸入信號(hào)進(jìn)行模擬混頻正交解調(diào)，混頻后的信號(hào)經(jīng)模擬低通濾波器后再進(jìn)行AD采樣。由于兩路模擬乘法器以及低通濾波器難以達(dá)到一致，因此，采樣后得到的I、Q兩路信道間的幅度往往不平衡，相位正交誤差較大。同時(shí)，隨著模擬輸入頻率的增加，對(duì)于模擬低通濾波器、AD器件的采樣率設(shè)計(jì)要求也越來(lái)越高。另外，隨著采樣率和采樣精度的提高，現(xiàn)有的PCI、PCI—E等接口規(guī)范，其數(shù)據(jù)傳輸速率也難以達(dá)到設(shè)計(jì)要求。

　　2 新型數(shù)據(jù)采集卡設(shè)計(jì)思想

　　數(shù)據(jù)采集作為數(shù)字接收機(jī)的重要組成部分，其在處理帶寬和數(shù)據(jù)傳輸速率方面應(yīng)當(dāng)具有很好的靈活性和可擴(kuò)展性，而傳統(tǒng)的數(shù)據(jù)采集卡難以滿足這些要求?；?a target="_blank">數(shù)字信號(hào)處理的優(yōu)點(diǎn)，是將模擬中頻輸入先進(jìn)行AD采樣，采樣后得到的數(shù)據(jù)再送入數(shù)字下變頻器件進(jìn)行數(shù)字下變頻處理后，再通過(guò)PCI總線將數(shù)據(jù)讀入上位機(jī)。圖2所示為新型數(shù)據(jù)采集卡的結(jié)構(gòu)框圖。

　　同模擬I、Q正交解調(diào)相比，數(shù)字I、Q不僅省掉了一個(gè)ADC，更為重要的是，兩個(gè)支路的乘法器、濾波器功能均可在數(shù)字域內(nèi)通過(guò)算法的編寫(xiě)靈活實(shí)現(xiàn)，并可完全做到一致，從而有效地提高了鏡像抑制比，且數(shù)字濾波性能也高于模擬濾波器。同時(shí)，將采樣數(shù)據(jù)經(jīng)過(guò)數(shù)字下變頻器進(jìn)行下變頻處理，也可以降低數(shù)據(jù)流速率，從而滿足對(duì)后續(xù)數(shù)據(jù)實(shí)時(shí)性處理的要求。因此，在中頻、甚至射頻對(duì)輸入信號(hào)進(jìn)行數(shù)字化，對(duì)數(shù)據(jù)采集系統(tǒng)的研制具有重要意義。

　　3 新型中頻數(shù)據(jù)采集卡設(shè)計(jì)

　　圖3所示為新型數(shù)據(jù)采集卡的整體結(jié)構(gòu)框圖。由圖3可見(jiàn)，該采集卡結(jié)構(gòu)中主要包括AD采樣、DDC處理、FPGA邏輯控制、緩存以及接口等幾部分。

　　3．1 AD采樣

　　本采集卡要求采樣精度為14位、采樣速率最高為100MSPS，為此，可選用美國(guó)Analog公司的AD6645。為了保證14位精度，AD6645的時(shí)鐘信號(hào)應(yīng)由高穩(wěn)定性、極低相位噪聲的時(shí)鐘源提供，同時(shí)，為了達(dá)到最佳性能，AD6645的時(shí)鐘還應(yīng)采用差分輸入，因?yàn)椴罘州斎敕绞侥芨纳茖?duì)高次諧波的抑制，同時(shí)對(duì)于電源或地線上的寄生噪聲以及由于反饋引起的本地振蕩等共模信號(hào)也有很高的抑制能力。

　　此外，AD采樣后所得到的數(shù)據(jù)可分兩路進(jìn)入FPGA，其中一路直接進(jìn)入FPGA，待采樣數(shù)據(jù)進(jìn)入FPGA后，再做處理；另一路經(jīng)數(shù)字下變頻器，對(duì)采樣數(shù)據(jù)進(jìn)行下變頻處理后再進(jìn)入FPGA。

　　3．2 數(shù)字下變頻

　　數(shù)字下變頻的主要作用是將A／D采樣所得到的中頻信號(hào)進(jìn)行下變頻處理后移至基帶。它主要利用數(shù)控振蕩器（NCO）產(chǎn)生與輸入中頻信號(hào)頻率相同的正弦和余弦本振信號(hào)，再經(jīng)混頻后對(duì)結(jié)果做低通濾波，即可完成對(duì)中頻信號(hào)的下變頻操作。

　　GC4016是Graychip公司推出的專(zhuān)門(mén)用于數(shù)字下變頻的芯片，該芯片內(nèi)置4個(gè)獨(dú)立的相同下變頻電路，它可將一個(gè)高達(dá)90 MHz的實(shí)采樣信號(hào)下變頻到任意頻率，其內(nèi)部的抽取濾波器還可以將輸出速率降到采樣速率的l／32倍到1／16384倍。GC4016的總體框圖如圖4所示。圖4中的交錯(cuò)開(kāi)關(guān)用于控制輸入數(shù)據(jù)與下變頻通道的對(duì)應(yīng)關(guān)系。