什么是iic

　　IIC 即Inter-Integrated Circuit（集成電路總線），這種總線類型是由飛利浦半導(dǎo)體公司在八十年代初設(shè)計出來的一種簡單、雙向、二線制、同步串行總線，主要是用來連接整體電路（ICS） ，IIC是一種多向控制總線，也就是說多個芯片可以連接到同一總線結(jié)構(gòu)下，同時每個芯片都可以作為實時數(shù)據(jù)傳輸?shù)目刂圃础＿@種方式簡化了信號傳輸總線接口。

　　IIC簡介

　　即I2C，一種總線結(jié)構(gòu)。例如：內(nèi)存中的SPD信息，通過IIC，與BX芯片組聯(lián)系，IIC 存在于英特爾PIIX4結(jié)構(gòu)體系中。

　　隨著大規(guī)模集成電路技術(shù)的發(fā)展，把CPU和一個單獨工作系統(tǒng)所必需的ROM、RAM、I/O端口、A/D、D/A等外圍電路集成在一個單片內(nèi)而制成的單片機或微控制器愈來愈方便。目前，世界上許多公司生產(chǎn)單片機，品種很多。其中包括各種字長的CPU，各種容量的ROM、RAM以及功能各異的I/O接口電路等等，但是，單片機的品種規(guī)格仍然有限，所以只能選用某種單片機來進(jìn)行擴(kuò)展。擴(kuò)展的方法有兩種：一種是并行總線，另一種是串行總線。由于串行總線的連線少，結(jié)構(gòu)簡單，往往不用專門的母板和插座而直接用導(dǎo)線連接各個設(shè)備。因此，采用串行線可大大簡化系統(tǒng)的硬件設(shè)計。PHILIPS公司早在十幾年前就推出了I2C串行總線，利用該總線可實現(xiàn)多主機系統(tǒng)所需的裁決和高低速設(shè)備同步等功能。因此，這是一種高性能的串行總線。

　　飛利浦電子公司日前推出新型二選一I2C主選擇器，可以使兩個I2C主設(shè)備中的任何一個與共享資源連接，廣泛適用于從MP3播放器到服務(wù)器等計算、通信和網(wǎng)絡(luò)應(yīng)用領(lǐng)域，從而使制造商和終端用戶從中獲益。PCA9541可以使兩個I2C主設(shè)備在互不連接的情況下與同一個從設(shè)備相連接，從而簡化了設(shè)計的復(fù)雜性。此外，新產(chǎn)品以單器件替代了I2C多個主設(shè)備應(yīng)用中的多個芯片，有效節(jié)省了系統(tǒng)成本。

　　什么是spi

　　SPI是串行外設(shè)接口（Serial Peripheral Interface）的縮寫。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，如今越來越多的芯片集成了這種通信協(xié)議，比如AT91RM9200。

　　SPI協(xié)議概括

　　SPI的通信原理很簡單，它以主從方式工作，這種模式通常有一個主設(shè)備和一個或多個從設(shè)備，需要至少4根線，事實上3根也可以（單向傳輸時）。也是所有基于SPI的設(shè)備共有的，它們是SDI（數(shù)據(jù)輸入）、SDO（數(shù)據(jù)輸出）、SCLK（時鐘）、CS（片選）。

　?。?）SDI – SerialData In，串行數(shù)據(jù)輸入；

　?。?）SDO – SerialDataOut，串行數(shù)據(jù)輸出；

　?。?）SCLK – Serial Clock，時鐘信號，由主設(shè)備產(chǎn)生；

　　（4）CS – 從設(shè)備使能信號，由主設(shè)備控制。

　　其中，CS是從芯片是否被主芯片選中的控制信號，也就是說只有片選信號為預(yù)先規(guī)定的使能信號時（高電位或低電位），主芯片對此從芯片的操作才有效。這就使在同一條總線上連接多個SPI設(shè)備成為可能。

　　接下來就負(fù)責(zé)通訊的3根線了。通訊是通過數(shù)據(jù)交換完成的，這里先要知道SPI是串行通訊協(xié)議，也就是說數(shù)據(jù)是一位一位的傳輸?shù)?。這就是SCLK時鐘線存在的原因，由SCLK提供時鐘脈沖，SDI，SDO則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過 SDO線，數(shù)據(jù)在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。因此，至少需要8次時鐘信號的改變（上沿和下沿為一次），才能完成8位數(shù)據(jù)的傳輸。

　　SCLK信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。同樣，在一個基于SPI的設(shè)備中，至少有一個主控設(shè)備。這樣傳輸?shù)奶攸c：這樣的傳輸方式有一個優(yōu)點，與普通的串行通訊不同，普通的串行通訊一次連續(xù)傳送至少8位數(shù)據(jù)，而SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因為SCLK時鐘線由主控設(shè)備控制，當(dāng)沒有時鐘跳變時，從設(shè)備不采集或傳送數(shù)據(jù)。也就是說，主設(shè)備通過對SCLK時鐘線的控制可以完成對通訊的控制。SPI還是一個數(shù)據(jù)交換協(xié)議：因為SPI的數(shù)據(jù)輸入和輸出線獨立，所以允許同時完成數(shù)據(jù)的輸入和輸出。不同的SPI設(shè)備的實現(xiàn)方式不盡相同，主要是數(shù)據(jù)改變和采集的時間不同，在時鐘信號上沿或下沿采集有不同定義，具體請參考相關(guān)器件的文檔。

　　最后，SPI接口的一個缺點：沒有指定的流控制，沒有應(yīng)答機制確認(rèn)是否接收到數(shù)據(jù)。

　　SPI的片選可以擴(kuò)充選擇16個外設(shè)，這時PCS輸出=NPCS，說NPCS0~3接4-16譯碼器，這個譯碼器是需要外接4-16譯碼器，譯碼器的輸入為NPCS0~3，輸出用于16個外設(shè)的選擇。

　　SPI，IIC總線的區(qū)別

　　IIC的數(shù)據(jù)輸入輸出用的是一根線，SPI則分為data IN和 data OUT。由于這個原因，采用IIC時CPU的端口占用少，SPI多一根。但是由于IIC的數(shù)據(jù)線是雙向的，所以隔離比較復(fù)雜，SPI則比較容易。 所以系統(tǒng)內(nèi)部通信可用IIC，若要與外部通信則最好用SPI帶隔離（可以提高抗干擾能力）。但是IIC和SPI都不適合長距離傳輸。

　　第一：SPI（Serial Peripheral Interface：串行外設(shè)接口）;IIC（INTER IC BUS）

　　第二，區(qū)別在電氣信號線上：

　　SPI總線由三條信號線組成：串行時鐘（SCLK）、串行數(shù)據(jù)輸出（SDO）、串行數(shù)據(jù)輸入（SDI）。SPI總線可以實現(xiàn)多個SPI設(shè)備互相連接。提供 SPI串行時鐘的SPI設(shè)備為SPI主機或主設(shè)備（Master），其他設(shè)備為SPI從機或從設(shè)備（Slave）。主從設(shè)備間可以實現(xiàn)全雙工通信，當(dāng)有多 個從設(shè)備時，還可以增加一條從設(shè)備選擇線。

　　IIC總線是雙向、兩線（SCL、SDA）、串行、多主控（multi-master）接口標(biāo)準(zhǔn)，具有總線仲裁機制，非常適合在器件之間進(jìn)行近距離、非經(jīng) 常性的數(shù)據(jù)通信。在它的協(xié)議體系中，傳輸數(shù)據(jù)時都會帶上目的設(shè)備的設(shè)備地址，因此可以實現(xiàn)設(shè)備組網(wǎng)。

　　I2C線更少，我覺得比UART、SPI更為強大，但是技術(shù)上也更加麻煩些，因為I2C需要有雙向IO的支持，而且使用上拉電阻，我覺得抗干擾能力較弱， 一般用于同一板卡上芯片之間的通信，較少用于遠(yuǎn)距離通信。SPI實現(xiàn)要簡單一些，UART需要固定的波特率，就是說兩位數(shù)據(jù)的間隔要相等，而SPI則無所 謂，因為它是有時鐘的協(xié)議。

　　I2C的速度比SPI慢一點，協(xié)議比SPI復(fù)雜一點，但是連線也比標(biāo)準(zhǔn)的SPI要少。

　　SPI總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行

　　通信以交換信息。外圍設(shè)置FLASHRAM、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動器、A/D轉(zhuǎn)換器和MCU等。SPI總線系統(tǒng)可直接與各個廠家生產(chǎn)的多種標(biāo)準(zhǔn)外圍器件直接接口，該接口一般使用4條線：串行時鐘線（SCK）、主機輸入/從機輸出數(shù)據(jù)線MISO、主機輸出/從機輸入數(shù)據(jù)線MOST和低電平有效的從機選擇線SS（有的SPI接口芯片帶有中斷信號線INT或INT、有的SPI接口芯片沒有主機輸出/從機輸入數(shù)據(jù)線MOSI）。

　　SPI的通信原理很簡單，它以主從方式工作，這種模式通常有一個主設(shè)備和一個或多個從設(shè)備，需要至少4根線，事實上3根也可以（單向傳輸時）。也是所有基于SPI的設(shè)備共有的，它們是SDI（數(shù)據(jù)輸入），SDO（數(shù)據(jù)輸出），SCK（時鐘），CS（片選）。

　?。?）SDO – 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入

　?。?）SDI – 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出

　　（3）SCLK – 時鐘信號，由主設(shè)備產(chǎn)生

　?。?）CS – 從設(shè)備使能信號，由主設(shè)備控制

　　其中CS是控制芯片是否被選中的，也就是說只有片選信號為預(yù)先規(guī)定的使能信號時（高電位或低電位），對此芯片的操作才有效。這就允許在同一總線上連接多個SPI設(shè)備成為可能。

　　接下來就負(fù)責(zé)通訊的3根線了。通訊是通過數(shù)據(jù)交換完成的，這里先要知道SPI是串行通訊協(xié)議，也就是說數(shù)據(jù)是一位一位的傳輸?shù)?。這就是SCK時鐘線存在的原因，由SCK提供時鐘脈沖，SDI，SDO則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過 SDO線，數(shù)據(jù)在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。這樣，在至少8次時鐘信號的改變（上沿和下沿為一次），就可以完成8位數(shù)據(jù)的傳輸。

　　要注意的是，SCK信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。同樣，在一個基于SPI的設(shè)備中，至少有一個主控設(shè)備。這樣傳輸?shù)奶攸c：這樣的傳輸方式有一個優(yōu)點，與普通的串行通訊不同，普通的串行通訊一次連續(xù)傳送至少8位數(shù)據(jù)，而SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因為SCK時鐘線由主控設(shè)備控制，當(dāng)沒有時鐘跳變時，從設(shè)備不采集或傳送數(shù)據(jù)。也就是說，主設(shè)備通過對SCK時鐘線的控制可以完成對通訊的控制。SPI還是一個數(shù)據(jù)交換協(xié)議：因為SPI的數(shù)據(jù)輸入和輸出線獨立，所以允許同時完成數(shù)據(jù)的輸入和輸出。不同的SPI設(shè)備的實現(xiàn)方式不盡相同，主要是數(shù)據(jù)改變和采集的時間不同，在時鐘信號上沿或下沿采集有不同定義，具體請參考相關(guān)器件的文檔。

　　在點對點的通信中，SPI接口不需要進(jìn)行尋址操作，且為全雙工通信，顯得簡單高效。在多個從設(shè)備的系統(tǒng)中，每個從設(shè)備需要獨立的使能信號，硬件上比I2C系統(tǒng)要稍微復(fù)雜一些。

　　最后，SPI接口的一個缺點：沒有指定的流控制，沒有應(yīng)答機制確認(rèn)是否接收到數(shù)據(jù)。

　　AT91RM9200的SPI接口主要由4個引腳構(gòu)成：SPICLK、MOSI、MISO及 /SS，其中SPICLK是整個SPI總線的公用時鐘，MOSI、MISO作為主機，從機的輸入輸出的標(biāo)志，MOSI是主機的輸出，從機的輸入，MISO 是主機的輸入，從機的輸出。/SS是從機的標(biāo)志管腳，在互相通信的兩個SPI總線的器件，/SS管腳的電平低的是從機，相反/SS管腳的電平高的是主機。在一個SPI通信系統(tǒng)中，必須有主機。SPI總線可以配置成單主單從，單主多從，互為主從。

　　SPI的片選可以擴(kuò)充選擇16個外設(shè)，這時PCS輸出=NPCS，說NPCS0~3接4-16譯碼器，這個譯碼器是需要外接4-16譯碼器，譯碼器的輸入為NPCS0~3，輸出用于16個外設(shè)的選擇。

　　SPI協(xié)議舉例

　　SPI是一個環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck、sdi、sdo構(gòu)成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進(jìn)行數(shù)據(jù)交換。

　　假設(shè)下面的8位寄存器裝的是待發(fā)送的數(shù)據(jù)10101010，上升沿發(fā)送、下降沿接收、高位先發(fā)送。

　　那么第一個上升沿來的時候 數(shù)據(jù)將會是sdo=1；寄存器=0101010x。下降沿到來的時候，sdi上的電平將所存到寄存器中去，那么這時寄存器=0101010sdi，這樣在 8個時鐘脈沖以后，兩個寄存器的內(nèi)容互相交換一次。這樣就完成里一個spi時序。

　　舉例：

　　假設(shè)主機和從機初始化就緒：并且主機的sbuff=0xaa，從機的sbuff=0x55，下面將分步對spi的8個時鐘周期的數(shù)據(jù)情況演示一遍：假設(shè)上升沿發(fā)送數(shù)據(jù)

　　這樣就完成了兩個寄存器8位的交換，，sdi、sdo相對于主機而言的。其中ss引腳作為主機的時候，從機可以把它拉底被動選為從機，作為從機的是時候，可以作為片選腳用。根據(jù)以上分析，一個完整的傳送周期是16位，即兩個字節(jié)，因為，首先主機要發(fā)送命令過去，然后從機根據(jù)主機的命令準(zhǔn)備數(shù)據(jù)，主機在下一個8位時鐘周期才把數(shù)據(jù)讀回來。 SPI 總線是Motorola公司推出的三線同步接口，同步串行3線方式進(jìn)行通信：一條時鐘線SCK，一條數(shù)據(jù)輸入線OSI，一條數(shù)據(jù)輸出線MISO;用于CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI主要特點有：可以同時發(fā)出和接收串行數(shù)據(jù);可以當(dāng)作主機或從機工作;提供頻率可編程時鐘;發(fā)送結(jié)束 中斷標(biāo)志;寫沖突保護(hù);總線競爭保護(hù)等。下圖示出SPI總線工作的四種方式，其中使用的最為廣泛的是SPI0和SPI3方式 （實線表示）：

　　SPI總線四種工作方式 SPI 模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進(jìn)行配置，時鐘極性（CPOL）對傳輸協(xié)議沒有重大的影響。如果 CPOL=0，串行同步時鐘

　　的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)備時鐘相位和極性應(yīng)該一致。

　　SPI總線包括1根串行同步時鐘信號線以及2根數(shù)據(jù)線。

　　SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進(jìn)行配置，時鐘極性（CPOL）對傳輸協(xié)議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)音時鐘相位和極性應(yīng)該一致。

　　補充：

　　上文中最后一句話：SPI主模塊和與之通信的外設(shè)備時鐘相位和極性應(yīng)該一致。個人理解這句話有2層意思：其一，主設(shè)備SPI時鐘和極性的配置應(yīng)該由外設(shè)來決定；其二，二者的配置應(yīng)該保持一致，即主設(shè)備的SDO同從設(shè)備的SDO配置一致，主設(shè)備的SDI同從設(shè)備的SDI配置一致。因為主從設(shè)備是在SCLK的控制下，同時發(fā)送和接收數(shù)據(jù)，并通過2個雙向移位寄存器來交換數(shù)據(jù)。

　　上升沿主機SDO發(fā)送數(shù)據(jù)1，同時從設(shè)備SDO發(fā)送數(shù)據(jù)0；緊接著在SCLK的下降沿的時候從設(shè)備的SDI接收到了主機發(fā)送過來的數(shù)據(jù)1，同時主機也接收到了從設(shè)備發(fā)送過來的數(shù)據(jù)0.

　　SPI協(xié)議心得

　　SPI接口時鐘配置心得：

　　在主設(shè)備這邊配置SPI接口時鐘的時候一定要弄清楚從設(shè)備的時鐘要求，因為主設(shè)備這邊的時鐘極性和相位都是以從設(shè)備為基準(zhǔn)的。因此在時鐘極性的配置上一定要搞清楚從設(shè)備是在時鐘的上升沿還是下降沿接收數(shù)據(jù)，是在時鐘的下降沿還是上升沿輸出數(shù)據(jù)。但要注意的是，由于主設(shè)備的SDO連接從設(shè)備的SDI，從設(shè)備的SDO連接主設(shè)備的SDI，從設(shè)備SDI接收的數(shù)據(jù)是主設(shè)備的SDO發(fā)送過來的，主設(shè)備SDI接收的數(shù)據(jù)是從設(shè)備SDO發(fā)送過來的，所以主設(shè)備這邊SPI時鐘極性的配置（即SDO的配置）跟從設(shè)備的SDI接收數(shù)據(jù)的極性是相反的，跟從設(shè)備SDO發(fā)送數(shù)據(jù)的極性是相同的。下面這段話是Sychip Wlan8100 Module Spec上說的，充分說明了時鐘極性是如何配置的：

　　The 81xx module will always input data bits at the rising edge of the clock， and the host will always output data bits on the falling edge of the clock.

　　意思是：主設(shè)備在時鐘的下降沿發(fā)送數(shù)據(jù)，從設(shè)備在時鐘的上升沿接收數(shù)據(jù)。因此主設(shè)備這邊SPI時鐘極性應(yīng)該配置為下降沿有效。

　　又如，下面這段話是摘自LCD Driver IC SSD1289：

　　SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of data bit 7， data bit 6 …… data bit 0.

　　意思是：從設(shè)備SSD1289在時鐘的上升沿接收數(shù)據(jù)，而且是按照從高位到地位的順序接收數(shù)據(jù)的。因此主設(shè)備的SPI時鐘極性同樣應(yīng)該配置為下降沿有效。

　　時鐘極性和相位配置正確后，數(shù)據(jù)才能夠被準(zhǔn)確的發(fā)送和接收。因此應(yīng)該對照從設(shè)備的SPI接口時序或者Spec文檔說明來正確配置主設(shè)備的時鐘。

　　軟件過程改進(jìn)

　　SPI： Software Process Improvement. 軟件過程改進(jìn)。是軟件企業(yè)項目過程質(zhì)量的改進(jìn)，CMM，ISO9000－3說的就是這個。