作者：Steve Leibson, 賽靈思戰略營銷與業務規劃總監

我上篇博文“我們能相信HLS嗎？Brian Bailey想知道，也許你也想知道”，在LinkedIn網站各種FPGA相關的群組中引發了非比尋常的關注和討論。

這是LinkedIn網站SOC討論區中Joel Jamais的回復：
“事實上，我去年曾經被借調了幾個月，去參加一個HLS項目，這個項目有兩家有競爭關系的HLS CAD工具提供商，目標是一些已經完成RTL編碼的IP模塊。它們面臨的挑戰是優化面積、速度以及功耗。參賽選手是：
1: HLS工具提供商1號
2: HLS 工具提供商2號
3: 手工編寫RTL代碼

當時我在這個實驗中的角色是一名工程顧問，工作僅限于設置和運行PLDRC（linting）、綜合、靜態時序分析、PTPX等工具，而RTL代碼是由這兩個HLS工具來輸出，每天，這兩個在幕后工作的HLS工具都會輸出一次或者多次迭代的RTL代碼。每一次迭代都會解決一些linting錯誤，或者是減小面積，或者是解決時序違例，或者是降低功耗。這個工作是不包括DFT的。經過兩個月，初步結論是手工編寫的RTL代碼是最優的，然后是兩個HLS工具其中的一個。隨后，我被派到另外一個項目，因此失去了繼續對HLS工具評頭論足的機會。

考慮到在這個實驗中我的角色的局限性， 我覺得，要想和有經驗的RTL設計人員手工編寫的代碼去競爭，
HLS工具還有一些路要走，特別是那些控制邏輯多于數據通路邏輯的設計。換句話說，如果數據通路邏輯，比如一個DSP功能，已經是用C語言（或C++，或SystemC）實現編碼的，那么完全有理由去使用這些HLS工具，因為，通過HLS工具轉換得到的RTL代碼，只需要再做一些RTL增量開發，去滿足linting規則檢查，實現面積、時序、功耗的優化，以及插入DFT。”

還是LinkedIn網站SOC討論區，Brian Logsdon的回復：
“每一個正常的人在發布設計之前，都會使用HLS、GLS、STA、FEC以及PRA。要想交付的方案工作起來更有保障，唯一的方法就是使用上述所有的工具。”

這是LinkedIn網站上ASIC、FPGA和SoC工程師群組的ASIC討論區，Doug Walby的答復：
“我正在構建一個驗證用例去驗證一個由HLS工具產生的設計。如果你喜歡象調試門級電路那樣去調試RTL，那么HLS非常適合你。如果你更喜歡RTL代碼有一個更實用的外表，并且喜歡在手工編寫的RTL代碼這樣的抽象層次上進行調試，那么你很可能就會失望。如果你想要盲目相信自己的RTL代碼沒有缺陷，不經過RTL驗證就發布，那么HLS可能會對你有幫助，這樣可以避免出現另外一個人在使用RTL代碼并行開發的同時，無法發現C代碼中任何錯誤的情況。”

LinkedIn網站FPGA群組，Phil Duff的回復：
“我們在HLS上有著第一手的使用經驗，我們正處于拓展產品的過程中，它是一個商業/工業的通信系統。然而，在使用HLS來獲取高質量的結果時，確實是有一點不可思議的魔法在里面，我認為我們已經得到它了。對于熟練的使用人員來說，這類工具有許多有吸引力的地方，包括工作效率方面的優勢。”

還是LinkedIn網站FPGA群組，Ed Henciak的回復：
“我確實喜歡我用HLS綜合過的代碼邏輯（相對比較簡單的），這個夏天，我將要嘗試一些更復雜的代碼。

在使用HLS時，我卡在了一個地方，就是要象AXI總線主/從設備那樣去表達事物。雖然我沒有主動去尋找參考設計，但我并不覺得這有多簡單。我可以輕而易舉地使用HDL編寫一個新的主/從控制器。。。用C語言來寫看起來就相當笨拙。可悲的是，用HDL來寫就意味著我必須對這個設計進行仿真，這樣跟在我的PC機上直接運行可執行文件進行“仿真“相比，在效率上就會低一些。

我多了很多圖像處理的工作。。。我總是和幀緩存以及PCIe邏輯打交道，通常情況下，這些邏輯都是基于AXI總線或者AXI-S總線接口。

在仿真圖像處理邏輯時，需要在仿真環境中提供相當大的數據量來一起工作，這是非常折磨人的事情。HLS就可以允許有一些真實的、有趣味性的驗證方法。

重復一下，我在HLS方面相對來說還是一個新手，所以，如果我的描述中漏掉了一些顯而易見的事情，那么請原諒我吧。多年的FPGA HDL的設計經驗會遮蔽一個人的視野 :-)。”

Sharad Sinha對Henciak的評論的回復：

“用C語言來編寫象AXI這樣的接口確實是非常困難的，因為C語言沒有任何時序的概念。這也就是為什么在最新的Vivado-HLS（它的前身是AutoESL）版本中有一些選項，可以使用AXI等接口對C語言產生的RTL代碼進行一層封裝。我還沒有對它進行測試，所以我不能評論它有多么好，可以試著去閱讀這篇文章的第7頁：（在Zynq-7000 All Programmable SoC中，使用Vivado HLS實現浮點矩陣乘法加速器）