早在兩年前IEEE報(bào)告就指出，2015年通訊網(wǎng)絡(luò)的傳輸容量要求將達(dá)1Tbit/s，到2020年更必須支持到10Tbit/s。 該報(bào)告還指出，2015年固網(wǎng)和行動網(wǎng)絡(luò)裝置數(shù)量將多達(dá)一百五十億臺，其中還包含機(jī)器對機(jī)器(M2M)的互連；在光傳輸網(wǎng)絡(luò)(OTN)應(yīng)用方面，核心節(jié)點(diǎn)的每波長帶寬到2015年預(yù)計(jì)達(dá)到100G?400G，到了2020年更會提升到400G～1T。

新型FPGA可滿足1Tbit/s應(yīng)用
為了滿足TB級的網(wǎng)絡(luò)應(yīng)用，市場上推出UltraScale All Programmable現(xiàn)場可編程門陣列(FPGA)，該組件可支持1Tbit/s系統(tǒng)的建置，且具理想效能、系統(tǒng)整合度和高帶寬，廣泛適用于有線通訊、量測、航天國防及數(shù)據(jù)中心等各種應(yīng)用。

事實(shí)上許多公司早已表示對1TB網(wǎng)絡(luò)應(yīng)用的需求，希望收發(fā)器能直接驅(qū)動25G/28G背板，進(jìn)而解決布線性(Routability)、串音(Crosstalk)、差動式饋入損耗(Differential Insertion Loss)和阻抗匹配(Impedance Matching)等問題。

新款FPGA可以克服以上問題，且毋須使用復(fù)位時(shí)器，即可提供25G/28G背板操作，進(jìn)一步支持各種1Tbit/s應(yīng)用。

?

圖1　在高層次TB級系統(tǒng)概念圖中，多個低于1Tbit/s的支路板與一個1Tbit/s的線卡進(jìn)行訊號傳輸。

圖1是通用的1Tbit/s系統(tǒng)高層次模塊圖。其中，多個帶寬低于1TB的支路板(圖1中有兩個)透過運(yùn)行速率為25G/28G的背板與一個1T線卡相連。 圖2、3和4則為三種1Tbit/s以太網(wǎng)絡(luò)和OTN可能應(yīng)用的模塊圖，全都以新型FPGA為基礎(chǔ)。

?

圖2　多個低于1Tbit/s的以太網(wǎng)絡(luò)支路板透過25G背板鏈接對1TB以太網(wǎng)上行鏈接模塊傳輸訊號。

25G背板收發(fā)器戰(zhàn)勝可布線性問題
從上述的模塊圖可以了解，若沒有支持25G/28G的背板收發(fā)器，則難以實(shí)現(xiàn)各種1T網(wǎng)絡(luò)應(yīng)用。而若只有一個僅具備10G連結(jié)的背板，則會產(chǎn)生布線性、串音、差動式饋入損耗，甚至是阻抗匹配等問題。

可布線性問題
這些實(shí)例展示以總帶寬為40×25Gbit/s =1Tbit/s的速率，在25G/28G背板上運(yùn)行的四十個通道。背板厚度通常約0.25英吋，其主要取決于兩個因素：連接器壓裝的機(jī)械及支持多個通道路由的需求。

?

圖3　1TB以太網(wǎng)上行鏈接模塊在OTN鏈接上分布有效載負(fù)，透過25G/28G背板連結(jié)重復(fù)使用既有的OTN線卡(<1Tb)。

若背板接口僅支持10Gbit/s的運(yùn)作，通道數(shù)就須要增加到原來的2.5倍，每個1Tbit/s線卡和支路板的背板通道數(shù)量會從四十個增加到一百個。在需要二十五個支路板和線卡的系統(tǒng)中，最終所需的通道總數(shù)則為100×25=2,500，會為路由造成很大的問題。

?

圖4　1TB OTN線卡透過28G背板連結(jié)重復(fù)使用從低于1TB OTN支路模塊傳送的訊號。

使用背板介電材料時(shí)，以Megtron-6為例，其介電常數(shù)約為3.65且標(biāo)準(zhǔn)導(dǎo)線寬度為7mil，使用者會發(fā)現(xiàn)每個差動式帶狀線對的堆棧高度為：每100奧姆(Ω)的差動奇模阻抗對應(yīng)16mil。

假設(shè)背板連接器間距通常是2毫米(mm)，就是每層連接器的引腳間可以建置一個通道。因此，背板每層能夠在每個連接器支持十個通道(發(fā)送+接收)的作業(yè)。

如果以25Gbit/s的速率運(yùn)作，通常需要十六個布線層，背板總厚度為16mil×16布線層=0.256英吋。如果是10Gbit/s的運(yùn)作速率，則厚度為0.640英吋(16×2.5=40布線層，背板總厚度為16mil×40層=0.640英吋)。

但是，背板最大厚度通常由通路孔的深寬比決定，典型通路孔直徑為15mil，標(biāo)準(zhǔn)深寬比為25:1，代表背板厚度上限約為 14×25=350mil。因此，10G背板無法支持1T應(yīng)用。

串音問題
對1T應(yīng)用而言，相較于10G背板，25G背板的另一個關(guān)鍵優(yōu)勢是串音效應(yīng)。串音通常是通道距離太近所引起，背板通道越多，串音的機(jī)率就越高。因此，比起擁有兩千五百個10G通道的背板，擁有一千個25G通道的背板較不會有串音問題。

但是大多數(shù)介電材料并不完全同質(zhì)，因此會有遠(yuǎn)程串音(FEXT)效應(yīng)。而在背板連接器周圍的通路孔區(qū)域發(fā)生的通常為遠(yuǎn)程串音。

由于背板系統(tǒng)的串音問題可以同時(shí)是近端串音(NEXT)和遠(yuǎn)程串音效應(yīng)，系統(tǒng)設(shè)計(jì)師必須留意要降低與總噪聲預(yù)算相關(guān)的串音噪聲成分。

事實(shí)上敏感組件和干擾源網(wǎng)絡(luò)之間均存在互電容電場(Cm)與互感磁場(Lm)?；ジ袝谂c干擾源網(wǎng)絡(luò)相對的敏感組件線路上感應(yīng)產(chǎn)生電流(冷次定律)；互電容會通過互電容傳遞在敏感組件線路上的雙向電流，而近端和遠(yuǎn)程敏感組件線路上的電流會一起產(chǎn)生近端串音和遠(yuǎn)程串音效應(yīng)，如公式1。

I(Next)=I(Cm)+I(Lm) while I(Fext)= I(Cm)–I(Lm) ................................公式1 近端串音都是正數(shù)的；遠(yuǎn)程串音可以是正數(shù)，也可以是負(fù)數(shù)。

差動式饋入損耗
通道的饋入損耗是建立可靠連結(jié)時(shí)的重要參數(shù)。饋入損失取決于兩個因素：連接器損耗和介電損耗，使用Megatron-6等介電材料時(shí)，切線損耗為0.004，圖5顯示1公尺長走線的饋入損耗，表面粗糙度為1微米(超低截面)。

由于背板的最大厚度為0.350英吋，10G背板的走線寬度已經(jīng)降到只有3mil，以允許差動奇模阻抗維持100奧姆的情況下，在0.350英吋厚的背板上鋪四十層布線。另一方面，25G背板的走線寬度為7mil，可在最大厚度為0.350英吋的背板上鋪十六層布線。 圖5所顯示的10G背板的差動式饋入損耗高于25G背板，是因?yàn)?0G背板在最大背板寬度內(nèi)增加布線層數(shù)，所以導(dǎo)致走線寬度變窄。

?

圖5　25G和10G背板分別在各自的奈奎斯特頻率(Nyquist Frequency)中顯示饋入損耗。

新式的FPGA組件毋須使用復(fù)位時(shí)器即可支持25G/28G背板的操作，進(jìn)而支持各種1Tbit/s的應(yīng)用。這些將要上市的1Tbit/s應(yīng)用要求接收器能夠直接驅(qū)動25G/28G背板，以解決布線性、串音、差動式饋入損耗和阻抗匹配問題。因?yàn)檫^多的布線層數(shù)、更大的連接器和通路孔深寬比相關(guān)的可靠度問題都會產(chǎn)生某種程度的影響。

由于背板復(fù)位時(shí)器是一項(xiàng)附加組件，須建置在線卡和支路板上，所需的電壓調(diào)節(jié)模塊、配電網(wǎng)絡(luò)、直流阻斷器和參考頻率都會占用印刷電路板(PCB)空間。由此可知，使用外部復(fù)位時(shí)器除會產(chǎn)生可靠性問題，還會占用大量且耗費(fèi)成本的PCB板空間。

?