在嵌入式系統中，很容易在系統核心找到 FPGA。這是因為 FPGA 能同時并行執行多個功能，并具有確定性的響應。很多嵌入式系統還包含一個處理器，用來處理通信任務、內務管理、調度任務以及通常在軟件中執行的其他任務。

這種 FPGA 與處理器的組合會增加系統的 SWAP-C。SWAP-C 是指解決方案的尺寸、重量、功耗和成本。顯然，同時使用處理器和 FPGA 不僅會增加材料成本，同時還會增加偶生工程成本(NRE)。此外，設計與驗證工作變得更加復雜。兩個器件還需要更多板級空間，這會增大解決方案的尺寸和重量。電源結構也比只用一個器件時復雜，這進一步影響 SWAP-C。

盡管難以用軟件驅動的處理器來實現通常由 FPGA 執行的功能，但在 FPGA 內部實現處理器,通常能讓設計大受裨益。

對于在賽靈思 FPGA 中實現處理器，我們有多個選擇：

PicoBlaze– 8 位高確定性微控制器（見賽靈思中國通訊 54 期，“充分發揮 PicoBlaze 微控制器的優勢?！保?/p>

MicroBlaze– 32 位 RISC（精簡指令集計算機）處理器，可針對眾多應用在性能和面積方面進行定制。

Zynq UltraScale MPSoC 和 Zynq-7000 SoC將硬化的嵌入式 ARM 處理器和可編程邏輯完美集成在單個芯片上。（如需了解有關 Zynq-7000 SoC 使用方面的信息,敬請查閱MicroZed Chronicles）

本文中，我們將深入了解如何在 FPGA 設計中實現賽靈思 MicroBlaze 處理器以減小 SWAP-C。

什么是 MicroBlaze

MicroBlaze 是 32 位軟核處理器。這意味著它是一款可先定制,然后綜合，最后布局布線到目標 FPGA 的邏輯資源中的軟 IP 核。每個 MicroBlaze 處理器實例都是自定義的，包含 FPU（浮點單元）、MMU（存儲器管理單元）以及指令與數據緩存這樣的高級特性。

用戶可在 MicroBlaze 處理器上運行一系列操作系統，包括 FreeRTOS、Micrium uc/OSiii 和 Linux。用戶還可以運行裸機代碼。實例的軟特性可確保不存在過時問題。簡而言之，MicroBlaze 處理器是一款功能非常強大的嵌入式系統開發工具。

創建 MicroBlaze 系統

在設計中實現 MicroBlaze 處理器是賽靈思 Vivado HL WebPACK 版本的一項標準功能。

首先要做的是在 Vivado 中創建新項目，并添加一個新的方框圖。然后，我們可以從 IP Catalog 中選擇添加 MicroBlaze 處理器核。一旦我們將 MicroBlaze 處理器放在方框圖中，應針對所需的性能對其進行自定義。打開要自定義的 MicroBlaze 處理器后，會出現五個處理器自定義頁面中的第一個。在第一頁中，我們可以為處理器核選擇所需的性能，如圖 1 所示。本例中，我們將開發一個高性能 MicroBlaze 處理器。

?

圖 1：選擇 MicroBlaze 的配置。

要創建一個基礎的系統，我們需要以下 IP 核：

MIG（存儲器接口生成器）– 提供 DDR 存儲器接口

AXI UART lite – 雙擊它可設置 RS232 選項。默認設置是 9600bps，無奇偶校驗位，一個停止位。

AXI 定時器

AXI 中斷控制器 – 需要一個連接模塊驅動來自定時器和 AXI UART lite 的中斷。

用于 AXI 數據和指令緩存的 AXI BRAM 控制器和 BRAM

用于輸出 166.667MHz 時鐘和 333MHz 時鐘的時鐘向導

MicroBlaze 調試模塊

用于連接定時器和 UART 的 AXI 外設互連

用于連接 MIG (DDR) 和 AXI BRAM 控制器的 AXI 存儲器互連

針對 MicroBlaze 時鐘域的處理器復位系統

針對存儲器接口生成器時鐘域的處理器復位系統

這些模塊的連接架構如以下的圖 2 所示：

?

圖 2：高級方框圖

我們將 100MHz 時鐘作為時鐘向導的輸入，該向導利用 MMCM（混合模式時鐘管理器）生成 100MHz、166.667MHz 和 200MHz 的時鐘。MicroBlaze 處理器將采用 MMCM 的 100MHz 輸出來運行，而其他時鐘將被用于存儲器接口生成器。下面的表 1 和表 2 給出了 AXI 互連的配置：

?

表 1：外設 AXI 互連，時鐘和復位配置

?

?

表 2：存儲器 AXI 互連，時鐘和復位配置

配置 DDR 存儲器