在我們用ModelSim仿真的時(shí)候經(jīng)常是修改一點(diǎn)一點(diǎn)修改代碼，這樣會(huì)造成一個(gè)無(wú)奈的操作循環(huán)：修改代碼--->編譯代碼--->仿真設(shè)置--->進(jìn)入仿真頁(yè)面--->添加需要觀(guān)察的波形--->運(yùn)行仿真。如果仿真結(jié)果不理想，還得需要重新修改代碼，重復(fù)上述的操作。

計(jì)算機(jī)擅長(zhǎng)做重復(fù)的事情，為什么不讓計(jì)算機(jī)代勞呢？

我們可以參照Xilinx ISE是如何調(diào)用ModelSim進(jìn)行仿真的，尤其是腳本的編寫(xiě)。

下面一個(gè)腳本是我用ISE10.1建立了一個(gè)AES256的工程，然后在調(diào)用ModelSim6.5的時(shí)候，ISE會(huì)生成這幾個(gè)腳本文件，AES256_tb.fdo, AES256_tb_wave.fdo 和 AES256_tb.udo。

下面的代碼是AES256_tb.fdo文件的內(nèi)容。

1: vlib work #創(chuàng)建名字是work的庫(kù)，這個(gè)仿真之前必須做的
2: vcom -explicit -93 "SBOX_ROM.vhd" #編譯vhd代碼
3: vcom -explicit -93 "Inv_SBOX_ROM.vhd"
4: vcom -explicit -93 "AES_package.vhd"
5: vcom -explicit -93 "subbytes.vhd"
6: vcom -explicit -93 "SBOX_ROM_reg.vhd"
7: vcom -explicit -93 "round_key_BRAM.vhd"
8: vcom -explicit -93 "Inv_subbytes.vhd"
9: vcom -explicit -93 "Keyexpansion_Yao.vhd"
10: vcom -explicit -93 "AES256_ENC_DEC.vhd"
11: vcom -explicit -93 "AES256_TOP.vhd"
12: vcom -explicit -93 "AES256_tb.vhd"
13: vsim -t 1ps -lib work AES256_tb #進(jìn)入仿真設(shè)置，時(shí)間單位為1ps，庫(kù)指定為work，AES256_tb就是指你的top層設(shè)計(jì)的名字
14: do {AES256_tb_wave.fdo} #執(zhí)行*.fdo文件，用來(lái)添加信號(hào)和變量或者內(nèi)部的寄存器到波形（WAVE）窗口
15: view wave #打開(kāi)波形窗口
16: view structure #打開(kāi)架構(gòu)（structure）窗口
17: view signals #打開(kāi)信號(hào)列表窗口
18: run 1000ns #運(yùn)行1000ns
19: do {AES256_tb.udo} #運(yùn)行用戶(hù)定義的腳本
只要編譯的時(shí)候沒(méi)有出現(xiàn)語(yǔ)法錯(cuò)誤或者是找不到定義的庫(kù)文件等錯(cuò)誤提示，一般會(huì)很容易的看到仿真的波形，而不用手動(dòng)進(jìn)行操作。這樣方便了仿真的整個(gè)過(guò)程，而無(wú)需用很多鼠標(biāo)點(diǎn)擊操作。

現(xiàn)在通過(guò)一個(gè)具體的實(shí)例來(lái)說(shuō)明如何運(yùn)用腳本來(lái)實(shí)現(xiàn)ModelSim的仿真。

工具版本：ISE10.1 ，ModelSim 6.5a

1. 創(chuàng)建ISE工程

首先通過(guò)ISE創(chuàng)建test.vhd 和test_tb.vhd文件并添加到工程中，這里不細(xì)說(shuō)如何創(chuàng)建HDL源代碼。

然后配置ISE的仿真器，右鍵選中FPGA芯片，點(diǎn)擊properties，然后在Simulator選擇Modelsim-SE VHDL。

?

圖1. 工程屬性

在source窗口選擇“Behavioral Simulation”，可以看到工程中的test_tb.vhd（testbench文件）。選中test_tb.vhd文件，在Process窗口中雙擊Simulate Behavioral Model，ISE開(kāi)始調(diào)用ModelSim，這是ISE自動(dòng)生成了三個(gè)腳本文件:test_tb.fdo, test_tb_wave.fdo和test_tb.udo。

看看三個(gè)腳本文件的內(nèi)容吧。
test_tb.fdo內(nèi)容如下：

1: vlib work #添加library
2: vcom -explicit -93 "test.vhd" #編譯test的頂層文件
3: vcom -explicit -93 "test_tb.vhd" #編譯test_tb的testbench文件
4: vsim -t 1ps -lib work test_tb #進(jìn)入仿真，時(shí)間單位1ps，仿真test_tb
5: do {test_tb_wave.fdo} #執(zhí)行*.fdo腳本文件，用于添加仿真波形
6: view wave #打開(kāi)波形窗口
7: view structure #打開(kāi)structure窗口
8: view signals #打開(kāi)信號(hào)窗口
9: run 1000ns #仿真運(yùn)行1000ns
10: do {test_tb.udo} #執(zhí)行*.udo腳本文件，用于執(zhí)行用戶(hù)定義的腳本命令

test_tb_wave.fdo內(nèi)容如下（）：

1: ## Project Navigator simulation template: test_tb_wave.fdo
2: ## You may edit this file to control your simulation.
3: add wave * ##添加Top層所有的端口信號(hào)
test_tb.ufo內(nèi)容為空白，是留著給用戶(hù)自己添加。

對(duì)我們來(lái)說(shuō)最有用的就是test_tb.fdo文件了，只要稍微修改就可以成為一個(gè)針對(duì)這個(gè)工程的很好的用于仿真的腳本。當(dāng)然我們可以自己手動(dòng)來(lái)編寫(xiě)類(lèi)似的腳本，用ISE自動(dòng)生成主要是為了涂個(gè)省事。

2.調(diào)用ModelSim進(jìn)行仿真

在圖2中，Process窗口中雙擊Simulate Behavioral Model，進(jìn)入ModelSim仿真環(huán)境。請(qǐng)仔細(xì)觀(guān)察ModelSim Transcript窗口中消息的輸出。內(nèi)容如下：

1: # do {test_tb.fdo} #<-------執(zhí)行腳本文件
2: # ** Warning: (vlib-34) Library already exists at "work".
3: # Model Technology ModelSim SE vcom 6.5 Compiler 2009.01 Jan 22 2009 #<-----編譯test.vhd得到的message
4: # -- Loading package standard
5: # -- Loading package std_logic_1164
6: # -- Loading package std_logic_arith
7: # -- Loading package std_logic_unsigned
8: # -- Compiling entity test
9: # -- Compiling architecture test of test
10: # Model Technology ModelSim SE vcom 6.5 Compiler 2009.01 Jan 22 2009 #<-----編譯test.vhd得到的message
11: # -- Loading package standard
12: # -- Loading package std_logic_1164
13: # -- Loading package std_logic_arith
14: # -- Loading package std_logic_unsigned
15: # -- Compiling entity test_tb
16: # -- Compiling architecture behavior of test_tb
17: # vsim -lib work -t 1ps test_tb #仿真設(shè)置命令行
18: # Loading std.standard
19: # Loading ieee.std_logic_1164(body)
20: # Loading ieee.std_logic_arith(body)
21: # Loading ieee.std_logic_unsigned(body)
22: # Loading work.test_tb(behavior)#1 #加載test_tb
23: # .main_pane.wave.interior.cs.body.pw.wf #打開(kāi)wave窗口
24: # .main_pane.structure.interior.cs.body.struct #列出structure
25: # .main_pane.objects.interior.cs.body
注：在test_tb.fdo的每一行都可以在ModelSim Transcript窗口中分開(kāi)一行一行執(zhí)行。

然后可以觀(guān)察到仿真波形文件。

3. 調(diào)試代碼

或許仿真出來(lái)的結(jié)果不是我們想要的，必須的修改代碼，然后再仿真。那我們應(yīng)該怎么辦呢？

在trasncript窗口輸入：
1: quit -sim #退出仿真
2: do test_tb.fdo #修改代碼完成后重新執(zhí)行該腳本進(jìn)行仿真
在仿真的波形的時(shí)候，我們不僅僅希望看到Top層設(shè)計(jì)的端口信號(hào)的波形，還希望能觀(guān)察到內(nèi)部信號(hào)是如何變化的，所以我們?cè)赟im窗口中找到內(nèi)部的信號(hào)放到wave中進(jìn)行觀(guān)察。但是如果我們重新運(yùn)行當(dāng)初test_tb.fdo文件，我們又再一次只能看到Top層設(shè)計(jì)的端口信號(hào)的波形，而內(nèi)部信號(hào)的波形已經(jīng)被刪除。那我們應(yīng)該如何保存和運(yùn)用我們仿真波形文件呢？

我現(xiàn)在需要觀(guān)察內(nèi)部的一個(gè)寄存器輸出：tmp信號(hào)，見(jiàn)圖4。Ctrl+S，保存波形文件。默認(rèn)保存為工程目錄下/wave.do，但是我們將用波形文件保存為test_tb_wave.fdo文件，這樣做的好處可以不用修test_tb.fdo文件。

?

圖4.內(nèi)部信號(hào)觀(guān)察

我們重新運(yùn)行test_tb.fdo腳本文件之后，輸出的波形是圖4，而不是圖3。

差不多常用的VHDL仿真命令都用上了，我相信這樣做肯定會(huì)提高仿真的效率。如果想要熟悉更多的ModelSim的仿真命令，請(qǐng)查看ModelSim的用書(shū)手冊(cè)。