（四）工控MCU優(yōu)秀產(chǎn)品和解決方案

　　恩智浦LPC1800系列MCU產(chǎn)品簡(jiǎn)介

　　LPC1800 MCU是具有業(yè)界性能最高的ARM Cortex-M3的微控制器，是工控MCU優(yōu)秀作品典型代表。

　　LPC1800系列MCU具備的優(yōu)勢(shì)：LPC1800采用恩智浦90nm超低漏電制程技術(shù)工藝，帶來低功耗高性能的大容量存儲(chǔ)器，具有運(yùn)行速度更快、動(dòng)態(tài)功耗更低的特點(diǎn)，獨(dú)有的低漏電最佳化設(shè)計(jì)將待機(jī)模式下的漏電流降低10-100倍；LPC1800為Cortex-M3提供業(yè)界最大的片內(nèi)SRAM，多單元最高可達(dá)200KB，每個(gè)單元都有獨(dú)立總線訪問，具有更高吞吐量，可分別進(jìn)行關(guān)斷控制進(jìn)入低功耗工作模式；雙單元1MB Flash架構(gòu)提供最可靠的應(yīng)用中重新編程，支持不間斷的Flash操作；LPC1800具有無縫高速四路SPI接口和可配置定時(shí)器子系統(tǒng)；LPC1800的其他外設(shè)包括兩個(gè)高速USB控制器、片內(nèi)高速PHY、高分辨率彩色LCD控制器和AES解密算法；它集存儲(chǔ)、外設(shè)、架構(gòu)以及ARM核技術(shù)于一體并予以整體優(yōu)化，在引腳和軟件方面極易升級(jí)兼容。

表 LPC1800系列 MCU 選型表

　　恩智浦LPC1800MCU硬件框圖如下圖所示：

　
　圖 恩智浦LPC1800硬件框圖

　　LPC1800系列MCU的標(biāo)準(zhǔn)特性：該系列所有產(chǎn)品標(biāo)準(zhǔn)特性包括含有啟動(dòng)代碼的32 KB ROM和On-chip軟體驅(qū)動(dòng)器、8通道通用DMA （GPDMA）控制器，兩個(gè)10位元ADC （Analog-to-Digital Converter）和一個(gè)轉(zhuǎn)換採樣速率為400k/s的 10位元ADC、馬達(dá)控制PWM和正交編碼器介面、4個(gè)UART、2個(gè)快速模式I2C、I2S、2個(gè)SSP/SPI、智慧卡介面、4個(gè)計(jì)時(shí)器、視窗監(jiān)視計(jì)時(shí)器、警報(bào)計(jì)時(shí)器、具256位元電池供電備份暫存器的超低功耗RTC以及高達(dá)80個(gè)通用I/O引腳。

　　恩智浦LPC1800 MCU關(guān)于嵌入式閃存選型解決方案

　　目前恩智浦開發(fā)出一種新型外設(shè)接口技術(shù)，該技術(shù)在基于ARM Cortex-M3內(nèi)核的最新LPC1800微控制器上已得到成功應(yīng)用。嵌入式系統(tǒng)設(shè)計(jì)人員利用該技術(shù)可將串行閃存取代并行閃存，縮小封裝尺寸，降低系統(tǒng)成本。這種稱為SPI閃存接口（SPIFI）的技術(shù)目前已申請(qǐng)專利，通過該技術(shù)可將外部串行閃存映射到微控制器內(nèi)存，實(shí)現(xiàn)片上內(nèi)存讀取效果。SPIFI為設(shè)計(jì)人員提供了一種創(chuàng)新解決方案，在保持系統(tǒng)性能的同時(shí)達(dá)到簡(jiǎn)化配置、縮小封裝體積、減少板載空間占用和節(jié)約系統(tǒng)成本的目的。

　　外部閃存的作用

　　采用32位微控制器（MCU）的嵌入式應(yīng)用目前越來越復(fù)雜，需要完成多媒體、照片和其他各種數(shù)據(jù)密集型內(nèi)容的管理任務(wù)。特別是人機(jī)接口系統(tǒng)，用戶現(xiàn)在都希望有圖形顯示，通過窗口、圖片、動(dòng)畫、聲音和其他多媒體方式實(shí)現(xiàn)人機(jī)對(duì)話。此外，隨著市場(chǎng)的國(guó)際化，產(chǎn)品需要滿足多國(guó)語言要求，支持各種字母和字符。所有這些都對(duì)系統(tǒng)存儲(chǔ)資源提出了更高要求。

　　大部分32位微控制器都配有片上閃存，用于支持各種數(shù)據(jù)密集型功能，但是這種內(nèi)存容量有限，通常無法滿足整體應(yīng)用要求。片上閃存通常不足1Mb，雖然能夠解決主要應(yīng)用代碼存儲(chǔ)，卻無法滿足其他應(yīng)用資料的保存要求，比如：查找表單、圖像、照片、聲音文件、多國(guó)語言等。為此，設(shè)計(jì)人員通常要使用外部閃存。

　　與片上閃存相比，外部閃存成本要低很多，而且通常都有8Mb以上的現(xiàn)貨。使用外部閃存可以增加系統(tǒng)靈活性，系統(tǒng)運(yùn)行時(shí)能夠更新升級(jí)軟件。

　　并行閃存與串行閃存的艱難選擇：對(duì)于外部閃存選型（串行和并行），設(shè)計(jì)人員通常要綜合評(píng)估，折衷考慮。并行閃存的速度通常比串行閃存快，但需要使用更多管腳、PCB布線和板載空間。

　
　圖 串行和并行閃存的典型傳輸速率

　　上圖給出了串行和并行閃存典型的數(shù)據(jù)傳輸速率。對(duì)于并行閃存，圖中假定無緩沖，固定存取時(shí)間為90ns?；谏鲜鰲l件，16位并行閃存的最大傳輸速率22Mb/s。對(duì)于串行閃存，最大時(shí)鐘頻率80MHz的每位傳輸速率為80Mb/s，四通道串行閃存最大傳輸速率為40Mb/s。雖然該計(jì)算忽略了控制位，但四通道SPI閃存支持burst位，而SPIFI接口支持該功能，因此SPIFI接口可以達(dá)到上述傳輸速率。上圖的分析，通過下表可以明顯看出。

　　表 串行和并行閃存的典型傳輸速率

　　如上表所示，典型的16位并行閃存每秒傳輸速率為22Mb。對(duì)于使用32位微控制器和32位外部閃存通信總線的系統(tǒng)（如恩智浦產(chǎn)品），設(shè)計(jì)人員可以選擇使用兩個(gè)16位并行閃存達(dá)到40Mb/s的傳輸速率。但是，增加速度的同時(shí)也會(huì)增加成本。這種配置使用兩個(gè)獨(dú)立的并行閃存，每個(gè)閃存有數(shù)十個(gè)封裝管腳，無論是封裝尺寸、管腳數(shù)量，還是PCB空間占用，都會(huì)遠(yuǎn)遠(yuǎn)超出設(shè)計(jì)人員的承受范圍。

　　串行閃存通常使用簡(jiǎn)單的四針串行外設(shè)接口（SPI），從空間占用、功耗和成本等因素考慮是并行閃存的理想替代產(chǎn)品，但是傳輸速率非常低。通過上圖和上表我們可以看到典型SPI閃存50MHz的傳輸速率僅為5Mb/s，而采用兩個(gè)16位并行閃存配置系統(tǒng)的傳輸速率是其8倍。另一個(gè)問題就是大多數(shù)微控制器SPI接口都與MCU外設(shè)矩陣連接，處理器訪問數(shù)據(jù)前必須先由驅(qū)動(dòng)器代碼接收到內(nèi)容并保存在板載RAM中。由于每次讀取串行閃存都要通過SPI軟件層，因此速度無法提高。對(duì)于采用標(biāo)準(zhǔn)SPI接口的外部閃存應(yīng)用，速度可能無法滿足要求。

　　新型四通道SPI閃存采用改進(jìn)的6針SPI配置，數(shù)據(jù)傳輸速率遠(yuǎn)高于傳統(tǒng)的SPI接口。如表所示，四通道SPI每秒最大傳輸速率可達(dá)40Mb，與兩個(gè)16位并行閃存速度相當(dāng)。由于減少了管腳數(shù)量和封裝尺寸，與并行方案相比，四通道SPI串行閃存可有效降低成本。雖然四通道SPI閃存完全可替代嵌入式系統(tǒng)中的并行閃存，但目前32位微控制器設(shè)計(jì)并不支持四通道SPI閃存的最大傳輸速率。這主要是因?yàn)樗耐ǖ繱PI接口與傳統(tǒng)的SPI接口連接方式相同，直接連接了微控制器外設(shè)矩陣。

　　恩智浦新開發(fā)的SPI閃存接口（SPIFI）可以徹底解決并行/串行閃存的選型困擾。已申請(qǐng)專利的SPIFI外設(shè)可以將低成本SPI和新型四通道SPI閃存映像到ARM Cortex-M3內(nèi)存中。與外部并行閃存方案相比，使用SPI外部閃存的MCU性能損失非常小。由于外部SPI閃存完整的內(nèi)存空間可以映像到MCU內(nèi)存中，微控制器對(duì)外部閃存直接訪問，無需使用軟件API或庫。

　　例如，使用四通道SPI閃存，SPIFI外設(shè)傳輸速率可達(dá)40Mb/s。設(shè)計(jì)人員可以選擇更便宜的SPI閃存器件，在保證性能的基礎(chǔ)上縮小腳位尺寸，簡(jiǎn)化配置。由于系統(tǒng)無需針對(duì)外部并行閃存使用龐大的接口設(shè)計(jì)，設(shè)計(jì)人員還可以選擇體積更小、成本更低的微控制器。嵌入式系統(tǒng)采用SPIFI外設(shè)可以提高內(nèi)存資源利用率，縮小尺寸，提高效率，降低系統(tǒng)總成本。

　　SPIFI外設(shè)是恩智浦LPC1800系列ARM Cortex-M3微控制器率先采用的一種專用技術(shù)。此外，即將面市的新產(chǎn)品還包括低成本Cortex-M0系列和Cortex M4數(shù)字符串行控制器（DSC）。

　　SPIFI支持目前市場(chǎng)上大部分串行閃存器件（含四通道讀/寫產(chǎn)品），配置編程非常簡(jiǎn)便，采用4/6引腳設(shè)計(jì)（取決于串行閃存類型），支持小型寄存器組，優(yōu)化內(nèi)存事務(wù)，其軟件指令可降低CPU開銷，提高內(nèi)存數(shù)據(jù)交換效率。

　　SPIFI工作原理：下圖給出了SPIFI外設(shè)的功能框圖。SPIFI功能塊與微控制器應(yīng)用的高速總線（AHB）矩陣連接，后者主要用于處理器內(nèi)核和片上內(nèi)存。SPIFI將外部SPI閃存內(nèi)容映射到微控制器內(nèi)存中。當(dāng)片上ROM啟動(dòng)代碼激活SPIFI接口后，外部SPI內(nèi)存與核心處理單元上的片上內(nèi)存功能完全相似。

　
　圖 SPIFI外設(shè)功能框圖