它們對(duì)應(yīng)ARM手冊(cè)中的名稱為

　　ISER Interrupt Set-Enable Registers

　　ICER Interrupt Clear-Enable Registers

　　ISPR Interrupt Set-Pending Register

　　ICPR Interrupt Clear-Pending Register

　　IABR Active Bit Register

　　IPR Interrupt Priority Registers

　　每個(gè)寄存器有240位，以Interrupt Set-Enable Registers說(shuō)明，ISER［0］對(duì)應(yīng)中斷源0~31，ISER［1］對(duì)應(yīng)中斷源32~63，STM32只有60個(gè)中斷源，所以沒(méi)有ISER［2:7］。

　　參考STM32技術(shù)參考手冊(cè)中的中斷向量表，中斷源的位置為：

　　位置0 - WWDG Window Watchdog interrupt

　　位置1 - PVD PVD through EXTI Line detection interrupt

　　位置2 - TAMPER Tamper interrupt

　　位置58 - DMA2_Channel3 DMA2 Channel3 global interrupt

　　位置59 - DMA2_Channel4_5 DMA2 Channel4 and DMA2 Channel5 global interrupts

　　2）、系統(tǒng)控制寄存器組

　　STM32的固件庫(kù)中有如下定義：

　　typedef struct

　　{

　　vuc32 CPUID;

　　vu32 ICSR;

　　vu32 VTOR;

　　vu32 AIRCR;

　　vu32 SCR;

　　vu32 CCR;

　　vu32 SHPR［3］;

　　vu32 SHCSR;

　　vu32 CFSR;

　　vu32 HFSR;

　　vu32 DFSR;

　　vu32 MMFAR;

　　vu32 BFAR;

　　vu32 AFSR;

　　} SCB_TypeDef; /* System Control Block Structure */

　　它們對(duì)應(yīng)ARM手冊(cè)中的名稱為

　　CPUID CPUID Base Register

　　ICSR Interrupt Control State Register

　　VTOR Vector Table Offset Register

　　AIRCR Application Interrupt/Reset Control Register

　　SCR System Control Register

　　CCR Configuration Control Register

　　SHPR System Handlers Priority Register

　　SHCSR System Handler Control and State Register

　　CFSR Configurable Fault Status Registers

　　HFSR Hard Fault Status Register

　　DFSR Debug Fault Status Register

　　MMFAR Mem Manage Address Register

　　BFAR Bus Fault Address Register

　　AFSR Auxiliary Fault Status Register

　　3）、系統(tǒng)時(shí)鐘寄存器組

　　STM32的固件庫(kù)中有如下定義：

　　typedef struct

　　{

　　vu32 CTRL;

　　vu32 LOAD;

　　vu32 VAL;

　　vuc32 CALIB;

　　} SysTick_TypeDef;

　　它們對(duì)應(yīng)ARM手冊(cè)中的名稱為

　　CTRL SysTick Control and Status Register

　　LOAD SysTick Reload Value Register

　　VAL SysTick Current Value Register

　　CALIB SysTick Calibration Value Register