后仿真也稱為時序仿真或者布局布線后仿真，是指電路已經映射到特定的工藝環境以后，綜合考慮電路的路徑延遲....
CAN總線有兩個ISO國際標準：ISO11898 和 ISO11519。
隨機訪問存儲器（RAM）分為靜態RAM（SRAM）和動態RAM（DRAM）。由于動態存儲器存儲單元的....
器件庫的制作，也分為兩個部分，原理圖庫和封裝庫。原理圖庫是我們在原理圖中看到的圖示。封裝庫是我們器件....
計算機歷史博物館2009年的口述歷史表明，他在那里開發了用多路復用器設計邏輯的工具。他和一位設計師朋....
我認為FPGA的主要優勢有很多，但我認為排名前三的優勢分別是：靈活的輸入/輸出，確定性，低時延。
串口的出現是在1980年前后，數據傳輸率是115kbps～230kbps。串口出現的初期是為了實現連....
在此，我們此次來介紹一下印制電路板的制作。所使用的軟件為Altium Designer。這款軟件將傳....
通過閱讀LMK04821數據手冊，我們可以從中知道，可以通過SPI協議對LMK04821進行寄存器的....
VGA（Video Graphics Array）視頻圖形陣列是IBM于1987年提出的一個使用模擬....
傳統TCP/IP技術處理數據包需通過操作系統和其他軟件層，導致數據在系統內存、處理器緩存和網絡控制器....
FPGA項目開發的過程中，需要完成設計代碼開發、驗證環境搭建、仿真分析、板級驗證等操作，在這個過程中....
其實用FPGA做的示波器有很多，開源的相對較少，我們今天就簡單介紹一個使用FPGA做的開源示波器。
RTC（real time clock）實時時鐘，在電腦、手機等電子產品中都有，應用較多。它的主要作....
本篇文章描述狀態機的一段式、二段式、三段式區別.
時序邏輯是Verilog HDL 設計中另一類重要應用。從電路特征上看來，其特點為任意時刻的輸出不僅....
ZYNQ 芯片分為 PL 和 PS， PS 端的 IO 分配相對是固定的，不能任意分配，雖然 PS ....
機器學習（ML）已經在在線活動中變得無處不在。近年來，這些模型的規模和復雜性大幅增長，這有助于提高預....
工程建立完畢，我們需要將lab2這個工程所需的IP目錄文件夾復制到本工程文件夾下。本工程需要兩個IP....
? 系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本....
Xilinx Vitis-AI 是用于 Xilinx 硬件平臺上的 AI 推理的開發堆棧。它由優化的....
此外，Nios V/g 內核還有著更大的軟件生態系統，包括 FreeRTOS 和 Zephyr RT....
在Zynq MPSoC的器件里，PS (Processing System )集成了三個看門狗，分別....
Chiplet技術和NoC技術目前已經成為解決摩爾定律無法延續的一種重要方法，現在的CPU芯片對外的....
現在，您不僅可以使用 Python 腳本執行調試分析，更重要的是，借由 Vivado ILA 所生成....
FPGA得益于其高可編程性以及低延遲，低功耗的特點，在機器學習的推理領域已獲得了廣泛的關注。在過去，....
? 本文介紹如何使能 Linux 網絡協議棧中的 RFS(receive flow steering....
使用Vivado Block Design設計解決了項目繼承性問題，但是還有個問題，不知道大家有沒有....
FIFO的英文全稱叫做First in First out，即先進先出。這也就決定了這個IP核的特殊....
系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本次帶....
工商網監