當夏天結束時，我聚集了我的家人，前往州博覽會，感受神奇的興奮。在這一年中，展覽會場地空無一人，小小的塵埃滾過貧瘠的景觀。但是，當博覽會開幕時，展覽場地充滿活力。有大象耳朵的攤位，有動物和示威的建筑物，還有帶尖叫孩子的游樂設施。這是一個充滿活力的雜耍行為。

將印刷電路板與高速信號放在一起，包括設計，組件和高速信號的雜耍行為。這些高速信號為不必要的傳輸線創造了機會，從而對電路板造成嚴重破壞。大部分混亂都發生在PCB布局本身內。

了解布局造成的這種破壞可以在鋪設電路板時實現分辨率。了解您所應用的布局技術是否是PCB設計中信號完整性分析的最佳實踐。可以通過執行冗長的鉛筆分析或使用信號完整性模擬工具來發現它。閱讀完之后，我會讓你決定你認為對你的電路板更有效。

信號完整性模擬工具不足

信號完整性模擬工具，魔術變得混亂。阻抗計算器返回錯誤的阻抗計算。計算與PCB設計規則中定義的材料的層疊和介電常數相矛盾。模擬器假設建模的返回路徑，因此如果地平面中存在不連續性，則它們不包括在計算中。 3D場解算器返回非常錯誤的差分對的計算阻抗。

該工具很簡單，不支持PCB布局的常規選項，同時牢記設計規則。這包括剛性彎曲的規則和模擬。其仿真環境產生難以理解的波形。進一步研究需要復雜的手動命令來評估普通操作。對于其3D場解算器也是如此。由于用戶界面沒有選擇來分析電氣長跡線，因此在布置電路板以實現高速信號完整性時沒有信心。

使用智能EDA工具優雅地使用腦力

解釋結果的時間間隔

< p>花費數小時來分析模擬工具結果以分析炫目錯誤。瀏覽菜單需要細致的工作。時間沉沒穿過阻抗計算器，揭示了使用不正確的參數來計算走線阻抗。花時間發現模擬器使用的參數與PCB布局的凈規則不匹配。誰會猜到？

如果平面材料的固有電容和介電常數沒有正確的參數，那么計算出的阻抗確實會減少高速信號的反射和振鈴。

隱藏的環境異常（例如缺少鉆取文件）會導致模擬器失敗。鑒于設置模擬所需的大量PCB編輯器和設置，丟失鉆孔文件會導致錯誤，導致設置過程混亂。它會導致對編輯器和設置菜單中選擇的參數進行質詢和重新質詢。

通過幫助頁面和應用程序說明進行搜索會導致在分析模擬高速信號以保證信號完整性的工具時浪費更多時間。最后，獲得說明模擬結果的波形經常顯示垃圾。如果沒有優雅的用戶界面可以在我的指尖上使用強大的工具來將它們正確地驅動到我的電路板上，這是令人沮喪的。在一天結束時，誠信仍然可以爭奪。

識別和解決完整性的合格工具

如果工具中的阻抗計算器使用了PCB設計規則中設置的材料參數，那會不會很好？將工具端口信息存儲在其總體設計規則中以計算阻抗，可以確保印刷電路板將從制造商處返回，并使用正確的組件和布局來補充電路設計。

使用模擬器使用參數從PCB設計規則中獲得對結果的信心。在工程師和布局設計人員解決信號完整性問題和解決方案的那些日子里，獲取波形顯示在原理圖捕獲和PCB布局期間的仿真結果將有助于建設性地改進設計。它消除了進行分析的猜測，并從鉛筆沉思中應用最佳實踐，等待PCB制造，然后驗證信號完整性。

AltiumDesigner?采用精確的波形分析

Altium Designer 18在PCB層堆棧管理器中有一個阻抗公式編輯器。通過下拉菜單可以在PCB布局環境中輕松訪問層堆棧管理器。阻抗公式編輯器包含適用于所有拓撲的正確路由阻抗公式，包括嵌入式，雙鏈路和差分網絡的微帶到帶狀線。在編輯器中可以輕松訪問每個拓撲的默認公式。這允許直接訪問每個拓撲的公式，以便在工具中輕松修改。作為替代方案，如果更方便，也可以通過查詢助手訪問和編輯阻抗公式。

通過層堆棧管理器輕松訪問阻抗公式編輯器

一旦反射和振鈴的阻抗已經融入PCB布局，信號完整性模擬器可以設置為高分析速度信號行為。模擬器接受設計者定義的信號刺激。 PCB設計器還包括高速信號網絡的參數特性，如過沖和下沖值，飛行時間和電源網絡限制。

模擬器使用這些值在波形分析窗口中顯示結果。由此產生的波形顯示了信號完整性問題，例如由于PCB布局或濾波分立特性而在高速線路上引起的振鈴，反射，串擾或電壓降。 PCB設計人員能夠調整阻抗以實現最大信號完整性，并繼續執行波形分析，直到設計無噪聲。

Altium Designer 18是一種功能強大且易于使用的原理圖捕獲和PCB布局工作時允許阻抗設置為高速軌跡的工具。其統一的環境使其易于使用，使您能夠在印刷電路板制造之前獲得設計中信號完整性所需的結果。

如果您正在尋找包含易于使用的EDA工具用于設計PCB布局以實現最大信號完整性的工具，請與Altium專家交談。