賽靈思“Vivado 專家系列”研討會將由來自賽靈思 Vivado 開發(fā)者及資深技術(shù)支持團隊成員為您帶來包括技術(shù)分享、設(shè)計方法學(xué)、設(shè)計技巧等內(nèi)容，以幫助用戶快速提高其基于 FPGA 的設(shè)計效率。此次研討會為該系列的第一期，旨在深入剖析 Vivado 高速時序收斂技術(shù)。另外我們還將總結(jié)高速設(shè)計面臨的挑戰(zhàn)，介紹設(shè)計分析、設(shè)計向?qū)б约霸O(shè)計復(fù)雜性和擁塞的分析方法。

演 講 嘉 賓

高亞軍（Lauren Gao）

賽靈思戰(zhàn)略應(yīng)用高級工程師

專注于 C/C++ 高層次綜合，擁有多年利用 Xilinx FPGA 實現(xiàn)數(shù)字信號處理算法的經(jīng)驗，對 Xilinx FPGA 的架構(gòu)、開發(fā)工具和設(shè)計理念有深入的理解。發(fā)布《Vivado入門與提高》，《Vivado HLS 快速上手》等網(wǎng)絡(luò)視頻課程，點擊率超過10萬、出版《基于FPGA的數(shù)字信號處理（第2版）》及《Vovadp從此開始》等書籍，廣受好評。