使用JESD204B兼容型AD9250 A/D轉換器進行快速原型開發
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21954瀏覽量
613908 -
轉換器
+關注
關注
27文章
8941瀏覽量
150660 -
ADI
+關注
關注
148文章
46021瀏覽量
258453
發布評論請先 登錄
相關推薦
熱點推薦
替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B
1. 概述PC7044是一款高性能雙環路的整數時鐘抖動消除器，可以為具有并行或串（JESD204B型）接口的高速數據轉換器執行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整
發表于 05-08 15:57
AD9680 JESD204B接口的不穩定會導致較大的電流波動，怎么解決？
AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩定。但是，當 AD 采樣時鐘為 800MHz
發表于 04-15 06:43
使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
發表于 03-12 22:21
JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？
請問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區別，謝謝！
發表于 02-08 09:10
JESD204B使用說明
JESD204B IP核作為接收端時，單獨使用，作為發送端時，可以單獨使用，也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用，替代LVDS,提供更高的通訊速率，抗干擾
調試ADS52J90板卡JESD204B接口遇到的問題求解
我在調試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關于JESD204B的相關資料，能否提供相關JESD204B的相關資料
發表于 11-28 06:13
ADS54J60與JESD204B建立鏈路成功，但有效數據全為0，為什么？
在配置ADS54J60采集數據并與JESD204B建立8224鏈路的過程中，嚴格按照ADC硬件復位、SPI寫入、JESD204B核心復位的順序進行，通過ILA（在線邏輯分析儀）抓取的波形數據來看
發表于 11-19 06:00
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發表于 11-18 07:10
ADC16DX370 JESD204B串行鏈路的均衡優化
電子發燒友網站提供《ADC16DX370 JESD204B串行鏈路的均衡優化.pdf》資料免費下載
發表于 10-09 08:31
?1次下載
從JESD204B升級到JESD204C時的系統設計注意事項
電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
發表于 09-21 10:19
?6次下載
LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數據表
電子發燒友網站提供《LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數據表.pdf》資料免費下載
發表于 08-21 09:19
?0次下載
工商網監
評論