JESD204B接口標準如何用于ADC到FPGA設計中
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21954瀏覽量
613910 -
ADI
+關注
關注
148文章
46021瀏覽量
258457
發布評論請先 登錄
相關推薦
熱點推薦
替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B
1. 概述PC7044是一款高性能雙環路的整數時鐘抖動消除器，可以為具有并行或串（JESD204B型）接口的高速數據轉換器執行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整數
發表于 05-08 15:57
一文詳解JESD204B高速接口協議
JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
AD9680 JESD204B接口的不穩定會導致較大的電流波動，怎么解決？
AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩定。但是，當 AD 采樣時鐘為 800MHz
發表于 04-15 06:43
JESD204B使用說明
能力更強，布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調用jesd204b ip核來一步步在
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發燒友網站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費下載
發表于 12-10 14:27
?0次下載
調試ADS52J90板卡JESD204B接口遇到的問題求解
我在調試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關于JESD204B的相關資料，能否提供相關
發表于 11-28 06:13
通過JESD204B與FPGA連接時，出現p/n交叉的情況，是否可以p/n交叉連接？
您好，下圖左側為FPGA核心板在底板上的接插件，通過JESD204B方式與ADC連接，但布線路徑需要交叉。
這種情況應該如何處理？
方案1. 將差分線對內交叉連接，即FPGA的差分線
發表于 11-26 06:29
在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？
各位有人用過AFE58JD48嗎，我在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？我看LMK0482
發表于 11-18 07:51
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發表于 11-18 07:10
ADC16DX370 JESD204B串行鏈路的均衡優化
電子發燒友網站提供《ADC16DX370 JESD204B串行鏈路的均衡優化.pdf》資料免費下載
發表于 10-09 08:31
?1次下載
從JESD204B升級到JESD204C時的系統設計注意事項
電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
發表于 09-21 10:19
?6次下載
工商網監
評論