一、以太網(wǎng)介紹：

以太網(wǎng)接口電路主要由MAC控制器和物理層接口（Physical Layer，PHY）兩大部分構成，目前常見的以太網(wǎng)接口芯片，如 LXT971、RTL8019、RTL8201、RTL8039、CS8900、DM9008 等，其內(nèi)部結構也主要包含這兩部分。

一般32 位處理器內(nèi)部實際上已包含了以太網(wǎng) MAC 控制，但并未提供物理層接口，因此，需外接一片物理層芯片以提供以太網(wǎng)的接入通道。

常用的單口 10M/100Mbps 高速以太網(wǎng)物理層接口器件主要有 RTL8201、LXT971等，均提供MII接口和傳統(tǒng)7線制網(wǎng)絡接口，可方便的與CPU接口。以太網(wǎng)物理層接口器件主要功能一般包括：物理編碼子層、物理媒體附件、雙絞線物理媒體子層、10BASE-TX 編碼/解碼器和雙絞線媒體訪問單元等。

模塊示圖：

A.RJ45和變壓器合并示例：

B.RJ45和變壓器分離示例：

實體圖示:

二、布局布線原則

A.推薦布局原則：

1、RJ45和變壓器之間的距離應盡可能的縮短。

2、復位電路信號應當盡可能的靠近以太網(wǎng)轉換芯片，并且若果可能的話應當遠離TX+/-、RX+/-和時鐘信號。

3、時鐘電路應盡可能的靠近以太網(wǎng)轉換芯片，遠離電路板邊緣、其他高頻信號、I/O端口、走線或磁性元件周圍。

4、以太網(wǎng)轉換芯片和變壓器之間的距離也應該盡可能的短，以太網(wǎng)轉換芯片和變壓器之間的距離一般不要超過5inch（1 inch=1000 mil）。

5、每個電源管腳放置一個容值為0.1uf或者0.01uf的小電容，芯片周邊每個電壓應該最少有一個以上的大于4.7uf的大電容。

6、以太網(wǎng)轉換芯片到CPU的距離也盡可能的短，并留出繞等長的空間。

7、一般RJ45網(wǎng)口插座旁邊會更具結構要求放置LED指示燈，而RJ45插座這邊一般只放置LED指示燈，將與LED指示燈相配置的電阻、電容或者磁珠放置在DGND區(qū)域，并注意在跨接線上放置橋接電容。

8、對交流端接的放置，如果以太網(wǎng)轉換芯片的資料有布局要求（有的芯片會要求放置在以太網(wǎng)轉換器端）就按照芯片資料完成布局；如果沒有要求，一般情況下交流端接靠近以太網(wǎng)轉換器邊。

總體要求示意圖：

PCB范例示意圖：

B、推薦布線原則：

1、變壓器下面所有層挖空（從變壓器封裝的絲印框就可以了，沒必要挖到管腳）。

2、從變壓器下面畫出PGND和DGNS的隔離帶、隔離帶的最小寬度為80mil。

3、電源信號的走線(退耦電容走線,電源線,地線)應該保持短而寬。退耦電容上的過孔直徑最好稍大一點。 每一個電容都應當有一個獨立的過孔到地。

4、TX+-盡量走表層，對內(nèi)等長約束為5mil。RX+-盡量走表層，對內(nèi)等長約束為5mil，TX和RX沒必要等長。走線長度差應當保持在 2cm 之內(nèi)，Rx±最好不要有過孔, 并且布線在元件側。

5、交流端接一般要經(jīng)過電阻再連接到芯片或者變壓器上，不允許有STUB的存在。

6、以太網(wǎng)芯片到CPU的GMII接口線的發(fā)送部分（ GTX_CLKTX_ENTX_ERTXD[7:0]）和接收部分（GRX_CLKRX_DVRX_ERRXD[7:0]）要分開布線，不要將接收和發(fā)送網(wǎng)絡混合布線、線與線直接的間距滿足3W需要、RX和TX分別等長，等長范圍在100mil。走線的長度不應當超過該信號的最高次諧波(大約10次諧波)波長的1/20。例如：25M 的時鐘走線不應該超過 30cm，125M信號走線不應該超過12cm (Tx±, Rx±)。

7、有的變壓器兩端（特別是以太網(wǎng)信號來自背板插座）并沒有將變壓器兩邊的地分開，在這種情況下，變壓器下面挖空是必須的。

8、有的變壓器管腳分布，并不是常見的從一側管腳輸入，從另一側管腳輸出，而是同一側的管腳上半部分是輸入，下半部分是輸出，在分割平面的時候一定要注意。

9、TX和RX走線間距滿足4W（差分線寬和間距選大者）以上。走線要求如下圖所示：

10、對于千兆以太網(wǎng)的信號線優(yōu)先選擇最優(yōu)的信號層進行布線，過孔數(shù)量不要超過2個，換層時請在不超過200mil的范圍內(nèi)增加回流地過孔。

11、從變壓器的PHY芯片的走線長度一般不超過12cm（大約5 inch）。

12、以太網(wǎng)模塊的電源線要粗而直，濾波電容的放置位置和數(shù)量要合理。

13、有的原理圖在電源部分增加了磁珠，磁珠要盡量靠近所提供的電源管腳，磁珠兩邊根據(jù)原理圖或者設計要求增加電容，磁珠的布線要合理（一般采用鋪銅和打過孔的方式）。

一般通用的法則，例如25M晶體下面不能走其它的信號線、時鐘線不要走在RJ45插座下面，復位信號的布線要求滿足3W要求等也要適用以太網(wǎng)的PCB板設計

電源和地的處理原則如下：

RJ - 45底盤接地和數(shù)字地通過一個1M歐姆的電阻和一個0.1uF的去耦電容應隔離。機箱地和數(shù)字地之間的差距，必須比60密耳寬。

圖4 典型的機箱/數(shù)字地平面與磁集成單RJ- 45

圖5 典型機箱/數(shù)字地平面分開的RJ - 45和磁所有的數(shù)字和模擬不同的電源電壓的電源平面應隔離。

圖6 典型的數(shù)字/模擬電源平面與磁集成單RJ- 45

圖7 典型的數(shù)字/模擬電源平面獨立的RJ- 45和磁

注：上述數(shù)字是數(shù)字電源（VCCxx）和模擬電源（AVCCxx）平面說明LAN電路板設計圖。

以太網(wǎng)物理層接口器件過來的信號接往RJ45網(wǎng)口插座時需要注意：金屬機殼以及與印制板相連的金屬前面板應與印制板內(nèi)部電路（包括信號和地線層）隔離至少 5mm 以上，印制板靜電電流泄放通路的地應優(yōu)先選擇機殼地，板上的金屬部件和金屬接插件能就近接機殼的應就近接機殼，無法就近接機殼的接靜電保護地環(huán)或工作地,工作地應是大面積的地層。

1. 晶體/振蕩器的時鐘源和數(shù)字信號的開關噪聲應保持距離的MDI0 ±，MDI1 ±，MDI2 ± MDI3 ±差分對。此外，晶體/振蕩器可漫步電容和其他信號的噪聲敏感，最好是遠離I / O端口，高頻信號的痕跡，磁場，電路板的邊緣，等部署的結晶。

2. 以太網(wǎng)磁應盡可能接近盡可能RJ - 45接口。

3. 千兆以太網(wǎng)PHY應放在盡可能接近的磁性。如果PCB的布局上有一定的局限性，從千兆以太網(wǎng)PHY的磁跡線長度不應該超過5英寸。

4.MDI0 ± MDI1 ± MDI2 ± MDI3 ±差分對應該盡可能接近路由。道間距D1之間MDI0 +和MDI0（或之間MDI1 +和MDI1，MDI2 +和MDI2，MDI3 +和MDI3）對應該在8?10密耳。走線的寬度應相應調(diào)整，以產(chǎn)生所需的微量元素阻抗。

5.間距D2應大于200密爾。如果PCB的布局實在是難以滿足這一要求，首長級薪級第2點的間距應盡可能大。

6.路線MDI0 ±，MDI1 ± MDI2 ± MDI3 ±差分對盡量伸直，并保持在差分對并行。

7.保持之間MDI0的走線長度的差異和MDI0（或之間MDI1 +和MDI1，MDI2 +和MDI2，MDI3 +和MDI3）一雙700密耳內(nèi)。

8.的終止電阻49.9Ω和電容的MDI0 ±，MDI1 ±，MDI2 ±和MDI3 ±差分對應該放在盡可能接近磁和跟蹤應少于400密爾。

9.路線MDI0 ±，MDI1 ± MDI2 ± MDI3 ±差分對運行對稱的，平等的長度，并盡可能接近。

10.避免使用過孔上的MDI0痕跡± MDI1 ±，MDI2 ± MDI3 ±差分對。如果PCB的布局確實需要使用差分對通孔，請匹配的通孔，以保持平衡差分對。

11.電源平面和數(shù)字地平面不應該劃歸磁性和RJ - 45接口。

12.直角，避免路由信號的跟蹤，而不是，信號線應與多個45?角路由。

MII 接口包含兩種接口：SMII 和 SSMII

SMII 布局布線遵循下列原則：

1) TX_RXCLK 和 TX_RXSYNC 與其它信號間要求滿足 3W 原則；

2) 收和發(fā)分為兩組信號，每組信號間要盡量等長，走相同布線層，誤差小于 100mil；

3) TX_RXCLK 優(yōu)先采用帶狀線，布線盡量同層；

4) 保證所有信號有完整的參考地平面；

5) 布線的長度小于 10cm（不經(jīng)過連接器）；

6) 阻抗要求 50ohm +/-10%；

7) 布線拓撲：當端口數(shù)多于 1 個以上，TXD+/-一組信號和 RXD+/-一組信號分別并行走線

8) 過孔要求盡量少。

SSMII 接口布線遵循如下原則：

1) 走線一般要求參考 SMII 布局布線要求。

2) 一般驅動端的內(nèi)阻為 17 歐姆，因此需要在驅動端串接 33 歐姆的電阻，此電阻離驅動端越近越好。

3) 線長要求：RX CLK 和 TX CLK 的長度差在 250MIL 以內(nèi)。

4) 所有 INPUT 信號或 OUTPUT 信號，走相同布線層線長差必須在 200MIL 以內(nèi)。

5) 所有信號的總長不能超過 15 英寸。