賽靈思正式推出 Versal ACAP，這是一個完全支持軟件編程的異構計算平臺，可將標量引擎、自適應引擎和智能引擎相結合，實現(xiàn)顯著的性能提升，其速度超過當前最高速的 FPGA 20 倍、比當今最快的 CPU 實現(xiàn)快 100 倍，該平臺面向數(shù)據(jù)中心、有線網絡、5G 無線和汽車駕駛輔助應用。

近期在半導體工藝領域涌現(xiàn)的技術挑戰(zhàn)阻礙了傳統(tǒng)上通用 (one-size-fits-all) 型 CPU 標量計算引擎的擴展。如圖 1 所示，半導體工藝頻率縮放的變化迫使標準計算單元愈發(fā)趨于并行。

因此，半導體工業(yè)正在探索替代特定領域的架構，包括以往被歸入特定極端性能應用的部分，如基于向量的處理 (DSP、GPU) 和完全并行可編程的硬件 (FPGA)。問題在于，哪種架構最適合哪項任務？

推出 ACAP：面向并行異構計算開展軟硬件優(yōu)化

ACAP 的特點在于它結合了新一代標量引擎、自適應引擎和智能引擎。NoC 通過存儲器映射接口將它們相連，總帶寬為 1Tb/s+。除 NoC 之外，可編程邏輯（和集成型 RAM 塊）支持的大量存儲器帶寬支持可編程存儲器架構針對單個計算任務進行層級優(yōu)化（避免了其他基于高速緩存計算單元固有的高時延和時延不確定性)。