簡(jiǎn)介

ADG9xx CMOS寬帶開(kāi)關(guān)主要設(shè)計(jì)用來(lái)滿足工業(yè)、科研和醫(yī)用(ISM)頻段 (≥900 MHz) 信號(hào)發(fā)射器件的要求。這些器件具有低插入損耗、高端口間隔離度、低失真和低功耗等特性，因而是要求低功耗且能夠處理發(fā)射功率 (最高達(dá)16 dBm) 的許多高頻應(yīng)用的理想解決方案。典型應(yīng)用包括高速濾波和數(shù)據(jù)路由。

關(guān)于各器件 (ADG901,ADG902,ADG904,ADG904R,ADG918,ADG919,ADG936和ADG936R) 的完整特性，可以在數(shù)據(jù)手冊(cè)中找到，同時(shí)請(qǐng)參考本應(yīng)用筆記。本應(yīng)用筆記對(duì)有關(guān)這些器件的一些常見(jiàn)問(wèn)題進(jìn)行了釋疑。ADG9xx器件的完整列表見(jiàn)表1。

表1.ADG 9xx系列的主要規(guī)格特性

吸收式(匹配):具有對(duì)地50Ω端接電阻的開(kāi)關(guān);反射式:具有對(duì)地0Ω端接電阻的開(kāi)關(guān)。

常見(jiàn)問(wèn)題

電源電壓

ADG9xx產(chǎn)品的電源電壓范圍是多少?

AD G9xx是采用CMOS工藝制造的寬帶開(kāi)關(guān)，在最高至1 GHz范圍內(nèi)提供高隔離度和低插入損耗特性。這些器件采用1.65 V至2.75 V供電，且在該電壓范圍具有完整特性。VDD電源應(yīng)對(duì)地完全去禍。ADG9XX評(píng)估板的VDD線路上，使用了2個(gè)10μF表貼封裝去禍擔(dān)電容，其中一個(gè)靠近DUT放置，另外還將一個(gè)100 pF陶瓷電容。

為發(fā)揮最佳性能，這些器件應(yīng)當(dāng)采用何種電源電壓供電?

一般而言，VDD上的電源電壓越高，則性能越佳。從各數(shù)據(jù)手冊(cè)的特性圖可以看出，電源電壓越高，插入損耗性能也越強(qiáng)。另外，電源電壓越高，IP3和P1dB也略有改善。但無(wú)論VDD是1.65 V還是2.75 V ,隔離度性能的變化則不明顯。泄漏性能和IDD性能在VDD較低時(shí)略有改善。

數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分顯示VDD對(duì)GND為-0.5 V至+4 V,那么這些器件能采用3VVDD電源供電嗎?

這是絕對(duì)最大額定值條件，長(zhǎng)時(shí)間在絕對(duì)最大額定值條件下工作會(huì)影響器件的可靠性。在使用壽命期間，AD G9xx系列的保證工作電壓范圍為1.65 V至2.75 V，而且其完整特性是針對(duì)該電源電壓范圍而提供的。

因此，這些器件可以采用2.75 V以上電源供電，但使用壽命無(wú)法得到保證。如上所述，電源電壓越高，器件的性能越佳，但泄漏和IDD這兩種主要特性則會(huì)略微變差。

直流性能

這些RF開(kāi)關(guān)的電阻是多少?

信號(hào)損耗本質(zhì)上是由導(dǎo)通條件下的開(kāi)關(guān)電阻RON所引入的衰減決定;與源加負(fù)載電阻串聯(lián)的開(kāi)關(guān)電阻RON，是在較低的工作頻率時(shí)測(cè)得的。

圖1.導(dǎo)通電阻與源電壓的關(guān)系

ADG9xx系列采用N-溝道MOSFET結(jié)構(gòu)，這種結(jié)構(gòu)與標(biāo)準(zhǔn)開(kāi)關(guān)的NMOS和PMOS FET并聯(lián)結(jié)構(gòu)相比，具有顯著的帶寬優(yōu)勢(shì)。帶寬改善的原因在于開(kāi)關(guān)尺寸更小，以及不使用P-溝道MOSFET可以大幅減小寄生電容。ADG9xx的導(dǎo)通電阻變化圖與N-溝道MOSFET結(jié)構(gòu)的預(yù)期導(dǎo)通電阻曲線一致。圖1顯示了在這些器件上測(cè)得的典型導(dǎo)通電阻RON與輸入信號(hào)關(guān)系圖。

高關(guān)斷隔離度是如何實(shí)現(xiàn)的?

對(duì)寬帶應(yīng)用的開(kāi)關(guān)設(shè)計(jì)人員而言，當(dāng)信號(hào)頻率提高至數(shù)百M(fèi)Hz以上時(shí)，寄生電容往往會(huì)占據(jù)主導(dǎo)地位，因此要實(shí)現(xiàn)開(kāi)關(guān)關(guān)斷狀態(tài)下的高隔離度和導(dǎo)通狀態(tài)下的低插入損耗并非易事。

圖2.基于晶體管的典型Tx/Rx開(kāi)關(guān)

ADG 9xx系列跳脫了常見(jiàn)開(kāi)關(guān)拓?fù)浣Y(jié)構(gòu)的案臼，為關(guān)斷(及其相關(guān)的雜散信號(hào))添加了對(duì)地分流路徑，使得開(kāi)關(guān)在高頻時(shí)具有更高的關(guān)斷隔離度。圖2顯示，F(xiàn)ET具有聯(lián)鎖指形布局，減小了輸入(RFx)與輸出(RFC)之間的寄生電容，從而提高了高頻時(shí)的隔離度并增強(qiáng)了串?dāng)_抑制能力。例如，當(dāng)MN1導(dǎo)通形成RF1的傳導(dǎo)路徑時(shí)，MN2關(guān)斷且MN4導(dǎo)通，從而消除了RF2上的寄生電容。

為什么關(guān)斷隔離性能在較低頻率時(shí)(< 1 MHz)會(huì)下降?

在較低頻率時(shí)，有兩種機(jī)制會(huì)產(chǎn)生重要影響:一種是寄生二極管可能呈正偏，另一種是分流NMOS器件在應(yīng)當(dāng)關(guān)斷時(shí)可能發(fā)生部分導(dǎo)通現(xiàn)象。

這會(huì)影響頻率接近DC時(shí)的關(guān)斷隔離性能。這些機(jī)制將在“功率處理”部分的第二個(gè)問(wèn)題中予以詳細(xì)說(shuō)明，因?yàn)樗鼈儗?duì)低頻時(shí)的功率處理能力也有影響。

功率處理

什么是dBm?

dBm是指功率相對(duì)于50Ω負(fù)載上1mW功率的dB數(shù)。因此對(duì)于正弦波信號(hào)，0 dBm功率水平為: 224 mV均方根值 = 316 mV峰值 = 633 mV峰峰值。對(duì)于其它功率水平，dBm計(jì)算公式為:

dBm=10 x log(P/1 mW)=10 x log[(V rms2)/(R x 1 mW)]

其中:

Log為以10為底的對(duì)數(shù)。

R為50Ω.

那么什么是7 dBm (5 mW)輸入信號(hào)呢?對(duì)于50Ω負(fù)載，7 dBm信號(hào)對(duì)應(yīng)于0.5 V均方根信號(hào)，或1.4 V峰峰值(正弦波)。類似地，16 dBm對(duì)應(yīng)于1.4 V均方根或4V峰峰值。

【VP-P=Vrmsx2x√2】

這些器件如何能在無(wú)直流偏置電壓的情況下處理7 d8m輸入功率、在0.5 V直流偏置電壓的情況下處理16 d8m輸入功率（如數(shù)據(jù)手冊(cè)所示）?

對(duì)于7 dBm以上的輸入信號(hào)，應(yīng)用0.5 V直流偏置電壓可以提高正弦波的最低電平，防止信號(hào)負(fù)的部分被削波或衰減。較小直流偏置電壓可以抵消較低頻率時(shí)(<100 MHz)導(dǎo)致功率處理能力降低的兩種效應(yīng)。

圖3.NMOS結(jié)構(gòu)

NMOS的內(nèi)部結(jié)構(gòu)如圖3所示，由位于P型基板中的兩個(gè)N型材料區(qū)組成。因此，N區(qū)與P區(qū)之間形成寄生二極管。當(dāng)偏置OVDC的交流信號(hào)作用于晶體管的源極，并且Vcs大到足以接通晶體管((Vcs>Vr)時(shí)，對(duì)于輸入波形的負(fù)半周的某一部分，寄生二極管可能呈正偏。如果輸入正弦波形低于約一0.6 V，便會(huì)發(fā)生上述情況，并且二極管開(kāi)始接通，導(dǎo)致輸入信號(hào)被削波(壓縮)，如圖4所示。該圖顯示了一個(gè)100 MHz, 10 dBm輸入信號(hào)及相應(yīng)的100 MHz輸出信號(hào)。請(qǐng)注意，輸出信號(hào)已被削去頂端了。

圖4.0V直流偏置電壓時(shí)的100 MHz, 10 d8m輸人月俞出信號(hào)

在低頻時(shí)，輸入信號(hào)長(zhǎng)時(shí)間低于-0.6 V電平，這對(duì)1 dB壓縮點(diǎn)(P1dB)有較大影響。這就解釋了導(dǎo)致較低頻率時(shí)功率處理能力降低的第一種機(jī)制。

在較低頻率時(shí)，如果分流NMOS器件在應(yīng)當(dāng)關(guān)斷時(shí)卻部分接通，則器件能處理的功率也會(huì)較低。這與上文所述寄生二極管部分接通的機(jī)制相似。這種情況下，當(dāng)VcsVr的情況，從而部分接通分流器件。這樣就會(huì)將一部分能量分流至地，從而壓縮輸入波形。

在輸入信號(hào)大于7 dBm (或5 mW , 50 Ω電阻上存在1.4 V峰峰值) 的情況下使用開(kāi)關(guān)時(shí)，對(duì)RF輸入信號(hào)施加一個(gè)較小直流偏置電壓(約0.5 V)便可克服上述兩種機(jī)制的影響。其原理是通過(guò)提高正弦波輸入信號(hào)的最低電平，確保寄生二極管持續(xù)呈反偏，并且在輸入信號(hào)的整個(gè)周期內(nèi)，分流晶體管的Vcs永遠(yuǎn)不會(huì)大于Vr，因而保持關(guān)斷狀態(tài)。圖5顯示了0.5V直流偏置電壓時(shí)100 MHz, 10 dBm輸入功率(50 Ω電阻上存在約2V峰峰值)的輸入與輸出信號(hào)圖。圖中清楚顯示出在100 MHz時(shí)不再發(fā)生削波或壓縮。

圖5. 0.5V直流偏置電壓的100MHz、10dBm輸入/輸出信號(hào)

如何對(duì)RF輸入施加直流偏置電壓?

為將通過(guò)輸入端上的端接電阻泄漏的電流降至最低，最好將偏置電壓施加在輸出(RFC)端上。這是最佳做法，尤其是針對(duì)低功耗便攜式應(yīng)用，但如果下游電路不能處理這種直流偏置電壓，則可能需要在RF輸出端上應(yīng)用隔直電容。

可以使用高于0.5V的直流偏置電壓?jiǎn)?

圖1顯示導(dǎo)通電阻隨著輸入信號(hào)增大而呈指數(shù)式增大。它還顯示高于0.5 V的直流信號(hào)會(huì)增加開(kāi)關(guān)上的損耗，而且用戶希望導(dǎo)通電阻盡可能小。與標(biāo)準(zhǔn)CMOS開(kāi)關(guān)一樣，作用于開(kāi)關(guān)輸入的信號(hào)絕不能超過(guò)VDD電源電壓。