女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

利用高速可編程邏輯器件的圖像邊緣檢測器的解決方案

電子設(shè)計 ? 來源:郭婷 ? 作者:電子設(shè)計 ? 2019-08-02 08:09 ? 次閱讀
引言

圖像邊緣檢測是圖像處理的一項基本技術(shù),在工業(yè)、醫(yī)學、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個難題。雖然DSP具備指令流水線特性和很高的處理速度,但其速度仍然很受限制,而利用高速可編程邏輯器件FPGACPLD來設(shè)計圖像邊緣檢測器可以很好的克服這個問題,是一種全新的解決方案。

1 圖像邊緣檢測算法

用于圖像邊緣檢測的算法很多,諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等,由于Sobel算法只涉及到加法操作,并且可以取得很好的效果,所以是最常用的邊緣檢測算法。由于圖像在邊緣附近會出現(xiàn)灰度上的突變,所以,Sobel邊緣檢測方法以原始圖像灰度為基礎(chǔ),并通過考察圖像每個像素在某個領(lǐng)域內(nèi)灰度的變化,然后利用邊緣鄰近的一階導數(shù)最大值來檢測邊緣,再設(shè)置權(quán)重來檢測水平、垂直、左對角、右對角等各個不同方向上密度幅度的不同來實現(xiàn)邊沿檢測。圖1所示是一個3×3像素的舉例,其水平、垂直、左對角和右對角圖像上密度幅度的變化可以表示為:

利用高速可編程邏輯器件的圖像邊緣檢測器的解決方案

其中,H、V、DL、DR用于計算梯度的大小和方向,而梯度的大小可由正式給出一個普遍的估計值:

Magnitude=Max(H,V,DR,DL)

這樣,通過對圖像灰度作直方圖分析,便可以給出區(qū)分度閥值,如果Magnitude大于這個閥值,則該像素為邊界像素,否則為一般像素。

2 系統(tǒng)設(shè)計

該邊緣檢測器以ALTERA公司的FLEX10K20芯片為核心器件。由圖像傳感器獲取的圖像經(jīng)前端處理器處理即可得到3×3像素圖形數(shù)據(jù),然后送入各個濾波器進行濾波,最后將有關(guān)結(jié)果送輸出處理模塊處理后輸出。

邊緣檢測的關(guān)鍵是求出四個方向的圖像梯度數(shù)據(jù)絕對值的最大值,同時判別最大值出現(xiàn)的方向,其內(nèi)部結(jié)構(gòu)如圖3所示,邊緣檢測的核心部分包括濾波器FILTER、比較器COMPARE、邊界判斷器JUDGE和寄存器等。

利用高速可編程邏輯器件的圖像邊緣檢測器的解決方案

2.1 濾波器的設(shè)計

濾波器(FILTER)的設(shè)計可采用兩級并行流水線方案,其內(nèi)部結(jié)構(gòu)如圖4所示。圖中的QA、QB、QC、QD、QE、QF對應(yīng)接上Q0、Q3、Q6、Q2、Q5、Q8表示水平方向濾波,其輸出則為H_FILTER。垂直方向濾波器、左對角濾波器和右對角濾波與水平方向濾波器類似。為了提高加法運算的速度,加法器的設(shè)計可選用超前進位加法器。

利用高速可編程邏輯器件的圖像邊緣檢測器的解決方案

2.2 比較器的設(shè)計

比較器模塊的功能是比較兩個輸入值以得到其最大值。其VHDL源程序如下:

利用高速可編程邏輯器件的圖像邊緣檢測器的解決方案

2.3 邊界判斷器的設(shè)計

邊界判斷器JUDGE的功能是根據(jù)區(qū)分度閥值、四個濾波器的輸出及其最大值進行邊界的判斷。其VHDL源程序如下:

利用高速可編程邏輯器件的圖像邊緣檢測器的解決方案

3 仿真分析

事實上,對于圖像邊緣檢測中的sobel算法來說,若使用FPGA來設(shè)計,則H、V、DR、DL四個方向的濾波可以全部并行。另外,由于每個方向的濾波器設(shè)計時均采用一級四路并行加法器與一級雙路并行加法器相串聯(lián),因此,算上兩級串行比較器。實際上,整個過程只有四級串行結(jié)構(gòu)。

4 結(jié)束語

對于本文所設(shè)計的系統(tǒng),假設(shè)使用40 MHz的系統(tǒng)時鐘,則處理一個像素點的時間約100 ns,也就是說,處理一張800×600的圖像所用的時間不到50 ms。由此可見,該設(shè)計可大大提高圖像邊沿檢測的處理速度。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    555

    文章

    8141

    瀏覽量

    355124
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21954

    瀏覽量

    613939
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1257

    瀏覽量

    170969
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    可編程邏輯器件

    可編程邏輯器件到底是干什么用的呢,簡單的說,就是通過重新寫程序,重新注入到這個器件中達到實現(xiàn)其它的功能。最常見的當屬電腦了。電腦本身除了加法,減法和簡單的邏輯運算四種。比如要是想實現(xiàn)一個功能讓電腦
    發(fā)表于 04-15 10:02

    可編程邏輯器件發(fā)展歷史

    )幾個發(fā)展階段,其中 CPLD/FPGA 屬高密度可編程邏輯器件,CPLD 和 FPGA 是 80年代中后期出現(xiàn)的,其特點是具有用戶可編程的特性。 利用 CPLD/FPGA,電子系統(tǒng)設(shè)計工程師可以在實驗室
    發(fā)表于 02-26 10:08

    可編程邏輯器件是如何發(fā)展的?

    可編程邏輯器件是如何發(fā)展的?
    發(fā)表于 04-29 06:23

    PLD可編程邏輯器件

    PLD可編程邏輯器件 英文全稱為:programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的,他的邏輯功能按照用戶對器件編程來確定。一般的PLD
    發(fā)表于 07-22 09:05

    可編程邏輯器件設(shè)計

    可編程邏輯器件設(shè)計 (264頁,nlc格式)
    發(fā)表于 03-25 16:41 ?66次下載

    可編程邏輯器件基礎(chǔ)及應(yīng)用實驗指導書

    可編程邏輯器件基礎(chǔ)及應(yīng)用實驗指導書 《可編程邏輯器件基礎(chǔ)及應(yīng)用》是一門側(cè)重掌握可編程邏輯器件的基本結(jié)構(gòu)和原理的課程。重點是使學生掌握基于可編程
    發(fā)表于 03-24 14:22 ?29次下載

    什么是PLD(可編程邏輯器件)

    什么是PLD(可編程邏輯器件) PLD是可編程邏輯器件(Programable Logic Device)的簡稱,F(xiàn)PGA是現(xiàn)場可編程門陣列(Field Programable Gate Array)
    發(fā)表于 06-20 10:32 ?2.9w次閱讀
    什么是PLD(<b class='flag-5'>可編程邏輯器件</b>)

    基于可編程邏輯器件的數(shù)字電路設(shè)計

    基于可編程邏輯器件的數(shù)字電路設(shè)計  0 引 言   可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路,它可以由用戶來進行編程和進行配置,利用
    發(fā)表于 11-16 10:46 ?1737次閱讀
    基于<b class='flag-5'>可編程邏輯器件</b>的數(shù)字電路設(shè)計

    EDA技術(shù)與應(yīng)用(可編程邏輯器件)

    7.1 可編程邏輯器件的基本原理 7.2 可編程邏輯器件的設(shè)計技術(shù) 7.3 可編程邏輯器件編程與配置
    發(fā)表于 05-23 10:46 ?142次下載
    EDA技術(shù)與應(yīng)用(<b class='flag-5'>可編程邏輯器件</b>)

    可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用

    可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用
    發(fā)表于 12-11 23:38 ?0次下載

    可編程邏輯器件(書皮)

    可編程邏輯器件(書皮)
    發(fā)表于 07-10 14:34 ?0次下載

    可編程邏輯器件EPLD是如何設(shè)計的

    可編程邏輯器件(Electrically Programmable Logic Device,EPLD)是指采用電信號的可擦可編程邏輯器件
    發(fā)表于 08-22 18:12 ?1736次閱讀

    可編程邏輯器件的結(jié)構(gòu)

    常見的可編程邏輯器件分為FPGA、EPLD(CPLD)。下面簡單介紹兩類器件的結(jié)構(gòu)和區(qū)別。
    的頭像 發(fā)表于 03-24 14:18 ?1442次閱讀
    <b class='flag-5'>可編程邏輯器件</b>的結(jié)構(gòu)

    可編程邏輯器件測試

    可編程邏輯器件 (Programmable Loeie Device,PLD)是一種用戶編程實現(xiàn)某種邏輯功能的邏輯器件,主要由
    發(fā)表于 06-06 15:37 ?869次閱讀
    <b class='flag-5'>可編程邏輯器件</b>測試

    什么叫可編程邏輯器件 可編程邏輯器件有哪些特征和優(yōu)勢?

    可編程邏輯器件(Programmable Logic Device,PLD)是一類集成電路器件,可以根據(jù)用戶的需求進行編程和配置,以實現(xiàn)特定的邏輯功能。它們具有
    發(fā)表于 09-14 15:25 ?3483次閱讀