在很多電路中，系統(tǒng)晶振時鐘頻率很高，干擾諧波出來的能量也強，諧波除了會從輸入與輸出兩條線導出來外，也會從空間輻射出來，這也導致若PCB中對晶振的布局不夠合理，會很容易造成很強的雜散輻射問題，并且一旦產(chǎn)生，很難再通過其他方法來解決，所以在PCB板布局時對晶振和CLK信號線布局非常重要。

· 晶振的等效電路
事實上，晶振的作用就像一個串聯(lián)的RLC電路。
晶振的等效電路顯示了一個串聯(lián)的RLC電路，表示晶振的機械振動，與一個電容并聯(lián)表示與晶振的電氣連接，而晶振振蕩器便朝著串聯(lián)諧振運行工作。

其中，R是ESR等效串聯(lián)電阻，L和C分別是等效電感和電容，Cp為寄生電容。

· 晶振在PCB板的設(shè)計布局

作為數(shù)字電路中的心臟，晶振影響著整個系統(tǒng)的穩(wěn)定性，系統(tǒng)晶振的選擇，決定了數(shù)字電路的成敗。

由于晶振內(nèi)部存在石英晶體，受到外部撞擊等情況造成晶體斷裂，很容易造成晶振不起振，所以通常在電路設(shè)計時，要考慮晶振的可靠安裝，其位置盡量不要靠近板邊、設(shè)備外殼等地方。PCB對晶振布局時通常注意以下幾點：

①晶振不能距離板邊太近、晶振的外殼必須接地，否則易導致晶振輻射雜訊。

在板卡設(shè)計時尤其需要注意這點。外殼接地可以避免晶振向外輻射，同時可以屏蔽外來信號對晶振的干擾。如果一定要布置在PCB邊緣，可以在晶振印制線邊上再布一根GND線，同時在包地線上間隔一段距離就打過孔，將晶振包圍起來。

②晶振下方不能布信號線，否則易導致信號線耦合晶振諧波雜訊。

保證完全鋪地，同時在晶振的300mil范圍內(nèi)不要布線，這樣可以防止晶振干擾其他布線、元器件和層的性能。

③若濾波器件放在晶振下方，且濾波電容與匹配電阻未按照信號流向排布，會使濾波器的濾波效果變差。

耦合電容應盡量靠近晶振的電源引腳，按電源流入方向，依容值從大到小順序擺放。

④時鐘信號的走線應盡量簡短，線寬大一些，在布線長度和遠離發(fā)熱源上尋找平衡。

以下圖布局為例，晶振的布局方式會相對更優(yōu)：

①晶振的濾波電容與匹配電路靠近MCU芯片位置，遠離板邊。

②晶振的濾波電容與匹配電阻按照信號流向排布，靠近晶振擺放整齊緊湊。

③晶振靠近芯片處擺放，到芯片的走線盡量短而直。

在電路系統(tǒng)中，高速時鐘信號線優(yōu)先級最高。時鐘線是一個敏感信號，頻率越高，要求走線盡量簡短，以保證信號的失真度達到最小。