概述
此DDS器件是一款數控振蕩器，在單個CMOS芯片內集成了一個相位累加器、一個SINE查找表以及一個10位數模轉換器，提供相位調制和頻率調制兩種調制能力。

最高支持25 MHz時鐘速率。頻率控制精度可達40億分之一。調制通過并行微處理器接口載入寄存器來實現。

利用關斷引腳就可以從外部控制關斷模式。該器件采用48引腳TQFP封裝。
數據表：*附件：AD9831直接數字頻率合成器波形發生器技術手冊.pdf

特性

• 3 V/5 V電源
• 25 MHz時鐘速度
• 片內正弦查找表
• 片內10位DAC
• 并行加載
• 關斷選項
• 無雜散動態范圍(SFDR)：72 dB
• 功耗：125 mW (5 V)
• 功耗：40 mW (3 V)
• 48引腳TQFP封裝

框圖

時序特征

引腳圖

應用

AD9831具備的功能使其適用于調制應用。該器件可用于執行簡單的調制，如頻移鍵控（FSK）。更為復雜的調制方案，如高斯最小移頻鍵控（GMSK）和正交相移鍵控（QPSK），也可通過AD9831來實現。

在FSK應用中，AD9831的兩個頻率寄存器會被加載不同的值，其中一個頻率代表頻移空間頻率，另一個則代表標記頻率。數字數據流中的FSELECT引腳會使AD9831在這兩個值之間對載波頻率進行調制。

AD9831有四個相位寄存器，這使該器件能夠實現相移鍵控（PSK）。在PSK調制中，載波頻率的相位會發生偏移，偏移量與輸入到調制器的比特流相關。四個移位寄存器的存在，簡化了數字信號處理器（DSP）與AD9831之間所需的交互。

頻率和相位寄存器可按需連續寫入。最大更新速率等于主時鐘（MCLK）的頻率。不過，如果在新字加載前，選定的寄存器已加載了6個MCLK周期，就會有延遲，模擬輸出也會相應改變。

AD9831也適用于信號發生器應用。鑒于其低電流消耗特性，該器件適用于可用作本地振蕩器的應用。此外，該器件在±3.3 V電源下能充分運行。因此，在對電流消耗有要求的便攜式應用中，AD9831是理想選擇。

接地與布局

承載AD9831的印刷電路板在設計時，應確保模擬部分和數字部分相互分離并限定在特定區域內。這有助于實現接地層的分離，而這是一種普遍認為能為接地平面提供最佳屏蔽效果的技術。數字接地平面和模擬接地平面應僅在一處連接。對于AD9831而言，是唯一需要進行AGND（模擬地）到DGND（數字地）連接的器件，其AGND引腳和DGND引腳應進行連接。如果在一個系統中，多個器件都需要AGND到DGND的連接，那么連接點應僅設置一個，并且應盡可能在靠近AD9831的位置建立穩定的接地路徑。

應避免在器件下方布設數字線路，因為這些線路會引入噪聲。模擬接地平面應在AD9831下方鋪設，以防止噪聲耦合。為AD9831供電的電源線應盡可能寬，以便降低阻抗，并減少電源線上的尖峰噪聲。像時鐘信號這類快速開關信號，應使用數字接地進行屏蔽，以避免其向電路板的其他部分輻射噪聲。

要防止數字信號與模擬信號交叉。電路板兩側的走線應相互垂直，以減少饋通效應。在雙層板中，微帶線技術通常是最佳選擇，但并非總是可行，因為電路板的另一側往往要專門用于接地平面，而信號則布置在另一側。

良好的去耦至關重要。AD9831的模擬電源和數字電源相互獨立，分別引出，以盡量減少模擬部分與數字部分之間的耦合。所有模擬電源和數字電源都應進行去耦處理，將AGND和DGND分別與0.1 μF陶瓷電容并聯10 μF鉭電容 。為實現最佳的去耦性能，這些電容應盡可能靠近器件放置，理想情況是緊貼器件。

在使用同一電源為AD9831的AVDD（模擬電源）引腳和DVDD（數字電源）引腳供電的系統中，建議采用系統電源旁路。推薦在AVDD引腳處采用模擬電源去耦，在DGND引腳與DVDD引腳之間采用數字電源去耦。