概述
ADA4355 是一款完整的高性能電流輸入 μModule ^?^ 。為了節省空間，ADA4355 包括所有必需的有源和無源元件，以實現完整的電流位數據采集解決方案，支持小型光學模塊和多通道系統。
數據表：*附件：ADA4355位接收器μModule的可編程跨阻抗和電流技術手冊.pdf

該套件的高速跨阻放大器（TIA）支持 10 ns 脈沖寬度，從而為飛行時間 (ToF) 的測量提供了高空間分辨率。此外，ADA4355 包含三個 TIA 增益 (T Z ) 設置，以較大限度地提高動態范圍。內部可選模擬低通濾波器 (LPF) 可以將套件帶寬限制在 100 MHz 的轉折頻率，以較大限度地降低寬帶噪聲，同時還可以作為 125 MSPS模數轉換器的抗混疊濾波器。對于較低帶寬的信號或較寬的信號脈沖（例如 20μs 或更寬），濾波器可以將截止頻率設置為 1.0 MHz，進行額外降噪。

14 位 ADC 以高達 125 MSPS 的速率轉換放大的電壓信號，并通過兩條串行低壓差分信號 (LVDS) 數據通道輸出數字化信號，每條通道的速率最高可達 1 Gbps。數據時鐘輸出 (DCO) 工作頻率高達 500 MHz，支持雙倍數據速率 (DDR) 操作。

ADA4355 從大輸入電流信號中實現快速過驅恢復，采用 12.00 mm × 6.00 mm CSP_BGA 封裝，工作溫度范圍為 40°C 至 +85°C。

應用

• 電流電壓轉換

• 化學分析儀

• 質譜分析

• 飛行時間

• 光纖檢測

• OTDR

  • 光學放大器

  • 可重新配置的光分插復用器（ROADM）

    特性

• 高性能、電流輸入、數據采集 μModule，括 TIA、模擬濾波器、ADC 驅動器和 ADC

  • 3 個可選的 TZ 設置：2 kΩ,、20 kΩ 和 200 kΩ
  • ADC 的內部 1.8 V LDO
  • 所有無源組件，包括電源去耦

• 小尺寸：12.00 mm × 6.00 mm CSP_BGA

• 采用 3.3 V 單電源供電

• 滿量程輸入電流為 800 μA (TZ = 2 kΩ)

• 快速輸入過載恢復

• 高模擬輸入電流至 40 mA

• 模擬濾波器，用于降噪和抗混疊濾波

  • 可選的 1.0 MHz 和 100 MHz LPF 帶寬

• 低輸入參考電流噪聲：16 pA rms

• TZ = 200 kΩ，65536 平均值，1 MHz 模擬濾波器

• 支持低至 10 ns 的輸入脈沖寬度

• 采樣率高達 125 MSPS 的 14 位 ADC

• 串行 LVDS 數據輸出

• SPI 控制接口

• 靜態功率：546 mW，啟用 LDO

• 溫度范圍：?40 °C 至 +85 °C

框圖

ADC SPI時序圖

引腳配置描述

典型性能特征

工作原理

ADA4355集成了一個場效應晶體管（FET）、帶有三種可切換增益（2 kΩ、20 kΩ和200 kΩ ）的跨阻放大器（TIA ）。增益切換設計用于將導致緩慢建立時間和緩慢過載恢復的誤差源降至最低。內部過流限制電路允許輸入電流超過滿量程電流，同時仍能實現快速過載恢復。差分模式下，過流保護功能可使高達40 mA的模擬輸入電流持續流入，而不會對TIA造成損壞。如圖2所示，TIA的正節點偏置為1.65 V。

圖77展示了整個系統的傳遞函數。由于光電探測器僅在一個方向（吸收或源出 ）提供電流，因此整個傳遞函數存在0.825 V的偏移，以最大化ADC的輸入范圍。當輸入電流為0 μA時，ADC差分輸入為0.825 V。隨著輸入電流增加，TIA輸出向地（GND）降低。當輸入電流達到1.65 V/T(_z)時，總輸出為地電平，將ADC差分輸入電壓限制為 - 0.825 V。正滿量程輸入電流為1.65 V/T(_z) ，并且有空間測量低至 - 0.175 V/T(_z) 的負輸入電流。

應用信息

電源與電源控制

12 mm × 6 mm的CSP_BGA封裝有多個引腳用于支持ADA4355的電源需求，其中12個引腳分別用于VCC、一個引腳用于VEA、VED和VLD。將VCC連接到干凈的3.3 V電源，為ADA4355的模擬內核和片上LDO供電。將所有VCC引腳連接到3.3 V電源至關重要。VLD連接到片上1.8 V LDO輸出，而VEA和VED是ADC電源引腳。要為ADC供電，需通過片上LDO將VLD連接到VEA和VED，并將VLDEN拉高（見圖3 ）。

如果需要外部1.8 V電源，可將VLDEN拉低，并將VEA和VED連接到外部1.8 V電源（見圖4 ）。

接地

ADA4355有多個引腳被指定為GND。封裝內的GND引腳之間沒有連接。因此，需將所有GND引腳連接到印刷電路板（PCB）上的低阻抗接地層。

時鐘

為實現最佳性能，需驅動ADC采樣時鐘輸入CLKP和CLKN，采用差分信號。時鐘信號通常通過變壓器或電容與CLKIP和CLKIN引腳進行交流耦合。這些引腳內部已偏置（見圖73 ），無需外部偏置。

時鐘輸入選項

ADA4355具有靈活的時鐘輸入結構。時鐘輸入可以是CMOS、LVDS、低電壓正射極耦合邏輯（LVPECL）信號，或單端電壓信號。無論信號類型如何，時鐘源的抖動都是一個重要考量因素，具體內容在抖動考慮章節中描述。圖79和圖80展示了為ADA4355提供時鐘的兩種優選方法（時鐘速率高達1 GHz ，優先采用內部時鐘驅動器 ）。低抖動時鐘源可通過射頻變壓器或射頻平衡 - 不平衡變換器將單端信號轉換為差分信號。

圖79. 變壓器耦合差分時鐘（高達200 MHz ）

圖80. 平衡 - 不平衡變換器耦合差分時鐘（高達1 GHz ）

建議對于125 MHz至1 GHz之間的時鐘頻率采用射頻平衡 - 不平衡變換器配置，對于10 MHz至200 MHz的時鐘頻率采用射頻變壓器配置。

如果沒有低抖動時鐘源，另一種選擇是如圖81所示，將差分PECL信號交流耦合到采樣時鐘輸入引腳。AD9510/AD9511/AD9512/AD9513/AD9514/AD9515/AD9516 - 0/AD9516 - 1/AD9516 - 2/AD9516 - 3/AD9516 - 4/AD9516 - 5/AD9517 - 0/AD9517 - 1/AD9517 - 2/AD9517 - 3/AD9517 - 4 PECL驅動器具有出色的抖動性能。

圖81. 差分PECL采樣時鐘（高達1 GHz ）

第三種選擇是如圖82所示，將差分LVDS信號交流耦合到采樣時鐘輸入引腳。AD9510/AD9511/AD9512/AD9513/AD9514/AD9515/AD9516 - 0/AD9516 - 1/AD9516 - 2/AD9516 - 3/AD9516 - 4/AD9516 - 5/AD9516 - 6/AD9516 - 7/AD9517 - 0/AD9517 - 1/AD9517 - 2/AD9517 - 3/AD9517 - 4 LVDS驅動器具有出色的抖動性能。

圖82. 差分LVDS采樣時鐘（高達1 GHz ）