概述
MAX9390/MAX9391是雙路2 x 2交叉點(diǎn)開關(guān)，完成高速、低功耗和低噪聲信號分配。對于每個通道來說，MAX9390/MAX9391可將兩組差分輸入信號對中的一組分配到任何一個或兩個LVDS輸出端，獨(dú)立的使能輸入可閉合或關(guān)斷每一個差分輸出對。
數(shù)據(jù)表：*附件：MAX9390任意邏輯至LVDS、雙路、2 x 2交叉點(diǎn)開關(guān)技術(shù)手冊.pdf

4個LVCMOS/LVTTL邏輯輸入端(每通道兩個)控制輸入和輸出的內(nèi)部互聯(lián)，這種靈活性允許下列配置方式：2 x 2交叉點(diǎn)開關(guān)、2:1多路復(fù)用器、1:2分割器、2組中繼器。這使得MAX9390/MAX9391尤其適合于容錯系統(tǒng)中的保護(hù)切換、診斷中的環(huán)回切換、時鐘/數(shù)據(jù)分配中的扇出緩沖，以及信號再生應(yīng)用。

當(dāng)輸入無驅(qū)動或共模電壓超過規(guī)定范圍時，安全失效電路強(qiáng)制輸出為差分低電平狀態(tài)。MAX9390為LVDS、HSTL和其它參考地的差分輸入信號，提供高電平輸入安全失效檢測；而MAX9391為LVPECL、CML和其它參考VCC的差分輸入信號，提供低電平輸入安全失效檢測。

超低的(最大82ps (P-P) )偽隨機(jī)比特流(PRBS)抖動確保高速鏈路的可靠通訊，這些高速鏈路對定時誤差極為敏感，特別是那些包含時鐘和數(shù)據(jù)恢復(fù)，或串行器和解串器的高速鏈路。高速開關(guān)性能保證1.5GHz的工作頻率和通道間小于65ps (最大)的扭曲。

LVDS輸入和輸出特性兼容于TIA/EIA-644 LVDS標(biāo)準(zhǔn)，LVDS輸出可驅(qū)動100Ω負(fù)載，MAX9390/MAX9391提供32引腳的TQFP封裝，工作于-40°C至+85°C擴(kuò)展溫度范圍。

另請參考具有順暢的引腳排列的MAX9392/MAX9393。

應(yīng)用

• 局端背板時鐘分配
• DSLAM
• 故障容錯系統(tǒng)
• 高速電信/數(shù)據(jù)通信設(shè)備
• 保護(hù)開關(guān)

特性

• 250mV差分輸出工作頻率可達(dá)1.5GHz
• 2ps~(RMS)~ (最大)隨機(jī)抖動
• 對于150mV差分輸入，保證AC特性
• 信號輸入端接受任何差分信號標(biāo)準(zhǔn)
• 適合于時鐘或高速數(shù)據(jù)的LVDS輸出
• 高電平輸入安全失效檢測(MAX9390)
• 低電平輸入安全失效檢測(MAX9391)
• 電源電壓范圍3.0V至3.6V
• LVCMOS/LVTTL邏輯輸入控制信號路由

引腳配置描述

應(yīng)用信息

差分輸入

MAX9390/MAX9391 的輸入可接受共模電壓在指定范圍內(nèi)的任何差分信令標(biāo)準(zhǔn)。故障保護(hù)功能可檢測共模輸入信號電平，并在共模電壓超出規(guī)定范圍，或者輸入未被驅(qū)動時，生成差分輸出低電平狀態(tài)。對于 MAX9390，將未使用的輸入連接到 VCC；對于 MAX9391，連接到 GND。

差分輸出

當(dāng)電源電壓高于 0.6V 時，LVDS 輸出的輸出共模電壓無法正確建立。這種情況可能在 LVDS 輸出驅(qū)動 LVDS 輸入的芯片時出現(xiàn)。為避免這種情況，對于 MAX9390/MAX9391，可在同相輸出（OUT?）連接一個 10kΩ 電阻至地，并在反相輸出（OUT?）連接一個 10kΩ 電阻至地。這些下拉電阻可使輸出保持在 0.6V 以下（見圖 8）。

擴(kuò)展 LVDS 輸出端口數(shù)量

通過級聯(lián)器件來構(gòu)建更大的開關(guān)。在確定最大允許開關(guān)尺寸時，需考慮總傳播延遲和總抖動。

電源旁路

將每個 VCC 通過表面貼裝陶瓷 0.1μF 和 0.01μF 高頻電容旁路至 GND，盡可能靠近器件。安裝 0.01μF 電容時，使其盡可能靠近器件的輸入和輸出引腳。

差分走線

MAX9390/MAX9391 的輸入和輸出走線應(yīng)具有 50Ω 特性阻抗。保持差分走線間的距離恒定，消除尖銳拐角，避免差分走線出現(xiàn)不連續(xù)情況。保持差分走線長度一致，以最大限度降低共模噪聲干擾。盡量減少差分輸入和輸出走線上的過孔數(shù)量，以防止阻抗不連續(xù)。通過連接器和電纜保持 50Ω 特性阻抗，匹配電纜的電氣長度，從而減少反射并最小化偏斜。

輸出端接

在接收器輸入端的差分輸出之間使用 100Ω 電阻來端接 LVDS 輸出。LVDS 輸出需要 100Ω 端接電阻才能正常工作。確保輸出電流不超過“絕對最大額定值”中規(guī)定的電流限制。在所有工作條件下，均需遵守 MAX9390/MAX9391 的總熱限制。

電纜和連接器

傳輸介質(zhì)應(yīng)使用匹配的差分阻抗。使用具有匹配差分阻抗的電纜和連接器，以最大限度減少不連續(xù)性。避免使用不平衡電纜。平衡電纜（如雙絞線對）可提供更好的信號質(zhì)量，且由于抵消效應(yīng)，往往會產(chǎn)生較少的電磁干擾（EMI）。

電路板布局

使用信號、電源和接地（PG）層相互獨(dú)立的四層印制電路板（PCB），為高速信令應(yīng)用提供平面。盡可能將 Vcc 旁路至 GND，靠近器件。盡可能在靠近接收器輸入處安裝端接電阻。匹配差分走線的電氣長度，以最小化信號偏斜。