女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

差分晶振-LVPECL到LVDS的連接

揚(yáng)興科技 ? 2025-03-12 17:50 ? 次閱讀

隨著通訊速度的提升,出現(xiàn)了很多差分傳輸接口,以提升性能,降低電源功耗和成本。早期的技術(shù),諸如emitter-coupled logic(ECL),使用不變的負(fù)電源供電,在當(dāng)時(shí)用以提升噪聲抑制。隨著正電壓供電技術(shù)發(fā)展,諸如TTL和CMOS技術(shù),原先的技術(shù)優(yōu)點(diǎn)開(kāi)始消失,因?yàn)樗麄冃枰恍?5.2V或-4.5V的電平。

在這種背景下,ECL轉(zhuǎn)變?yōu)閜ositive/pseduo emitter-coupled logic (PECL),簡(jiǎn)化了板級(jí)布線,摒棄了負(fù)電平供電。PECL要求提供800mV的電壓擺幅,并且使用5V對(duì)地的電壓。LVPECL類(lèi)似于PECL也就是3.3V供電,其在電源功耗上有著優(yōu)點(diǎn)。

當(dāng)越來(lái)越多的設(shè)計(jì)采用以CMOS為基礎(chǔ)的技術(shù),新的高速驅(qū)動(dòng)電路開(kāi)始不斷涌現(xiàn),諸如current mode logic(CML),votage mode logic(VML),low-voltage differential signaling(LVDS)。這些不同的接口要求不同的電壓擺幅,在一個(gè)系統(tǒng)中他們之間的連接也需要不同的電路。

· 轉(zhuǎn)換原因?

1、?電平特性差異?

a)LVPECL電平的差分?jǐn)[幅較大(典型值約800mV),共模電壓較高(約1.3V-1.9V),需外部端接電阻匹配;而LVDS差分?jǐn)[幅較小(350mV),共模電壓較低(約1.2V),且LVDS接收端內(nèi)置端接電阻?。

b)直接連接可能導(dǎo)致LVDS接收端共模電壓超出范圍或信號(hào)幅度不足?。

2、?應(yīng)用場(chǎng)景需求?

a)LVPECL常用于高速時(shí)鐘或數(shù)據(jù)傳輸場(chǎng)景(如FPGA輸出),而LVDS因低功耗特性更適合長(zhǎng)距離或低功耗設(shè)計(jì)??。

b)不同器件間接口不兼容時(shí)需電平轉(zhuǎn)換(如FPGA輸出LVPECL,但接收端僅支持LVDS)?

· 轉(zhuǎn)換方式

1、直流耦合

LVPECL到LVDS 的直流耦合結(jié)構(gòu)需要一個(gè)電阻網(wǎng)絡(luò),如圖1.1中所示,設(shè)計(jì)該網(wǎng)絡(luò)時(shí)有這樣幾點(diǎn)必須考慮:首先,我們知道當(dāng)負(fù)載是50Ω接到Vcc-2V 時(shí),LVPECL 的輸出性能是最優(yōu)的,因此我們考慮該電阻網(wǎng)絡(luò)應(yīng)該與最優(yōu)負(fù)載等效;然后我們還要考慮該電阻網(wǎng)絡(luò)引入的衰減不應(yīng)太大,LVPECL 輸出信號(hào)經(jīng)衰減后仍能落在LVDS 的有效輸入范圍內(nèi)。注意LVDS 的輸入差分阻抗為100Ω,或者每個(gè)單端到虛擬地為50Ω,該阻抗不提供直流通路,這里意味著LVDS輸入交流阻抗與直流阻抗不等.經(jīng)計(jì)算,電阻值為:R1=182Ω,R2=48Ω,R3=48Ω。電阻靠近接收側(cè)放置。

(a)等效電路 (b)LVPECL到LVDS的連接

圖1.LVPECL到LVDS的直流耦合結(jié)構(gòu)

2、交流耦合

LVPECL 到LVDS 的交流耦合結(jié)構(gòu)如圖2 所示,LVPECL 的輸出端到地需加直流偏置電阻(142Ω到200Ω),同時(shí)信號(hào)通道上一定要串接50Ω電阻,以提供一定衰減。LVDS 的輸入端到地需加5KΩ電阻,以提供近似0.86V 的共模電壓。

圖2.LVPECL到LVDS的交流耦合結(jié)構(gòu)


在信號(hào)轉(zhuǎn)換方面,LVPECL到LVDS的轉(zhuǎn)換則需要考慮衰減電阻和交流耦合電容的放置,以及LVDS接收器的重新偏置。相反,LVDS到LVPECL的轉(zhuǎn)換也需要適當(dāng)?shù)?a target="_blank">電路設(shè)計(jì)和元件選擇。

LVDS和LVPECL各有其特點(diǎn)和應(yīng)用場(chǎng)景。LVDS適用于板內(nèi)信號(hào)傳輸和高速變化信號(hào)的傳輸,而LVPECL則適用于背板傳輸和長(zhǎng)線纜傳輸?shù)刃枰獜?qiáng)驅(qū)動(dòng)能力和高傳輸速度的應(yīng)用。不過(guò),雖然LVPECL到LVDS的轉(zhuǎn)換可以通過(guò)電路的設(shè)計(jì)可以實(shí)現(xiàn),這邊建議客戶盡量選用相同類(lèi)型波形的差分傳輸接口,畢竟電路轉(zhuǎn)換會(huì)有很多其他不確定的影響。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶振
    +關(guān)注

    關(guān)注

    34

    文章

    3167

    瀏覽量

    69384
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1078

    瀏覽量

    66959
  • LVPECL
    +關(guān)注

    關(guān)注

    2

    文章

    34

    瀏覽量

    18210
  • 揚(yáng)興科技
    +關(guān)注

    關(guān)注

    1

    文章

    144

    瀏覽量

    2837
  • 差分晶振
    +關(guān)注

    關(guān)注

    0

    文章

    119

    瀏覽量

    393
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    淺談LVDS、CML、LVPECL三種邏輯電平之間的互連

    本篇主要介紹LVDS、CML、LVPECL三種最常用的邏輯電平之間的互連。由于篇幅比較長(zhǎng),分為兩部分:第一部是同種邏輯電平之間的互連,
    的頭像 發(fā)表于 12-20 11:39 ?3.9w次閱讀
    淺談<b class='flag-5'>LVDS</b>、CML、<b class='flag-5'>LVPECL</b>三種<b class='flag-5'>差</b><b class='flag-5'>分</b>邏輯電平之間的互連

    SiTimeLVDSLVPECL、HCSL、CML模式相互轉(zhuǎn)換過(guò)程介紹

    一般用在高速數(shù)據(jù)傳輸場(chǎng)合,常見(jiàn)的有LVDSLVPECL、HCSL、CML等多種模式。這
    發(fā)表于 10-27 15:59 ?8614次閱讀

    YXC有哪些型號(hào),適用于ai領(lǐng)域? # #YXC #YXC #揚(yáng)興科技

    揚(yáng)興科技
    發(fā)布于 :2025年02月27日 19:15:26

    參數(shù)及應(yīng)用領(lǐng)域

    地識(shí)別小信號(hào).②對(duì)外部電磁干擾(EMI)是高度免疫的.③能夠從容精確地處理'雙極'信號(hào).4,的參數(shù):①頻率范圍:10.0000——425.0000MHZ 任意頻率 、以及精確
    發(fā)表于 07-16 16:08

    正確認(rèn)識(shí)與普通的區(qū)別

    ,作為電子產(chǎn)品的心臟部分,為電路提供穩(wěn)定、持續(xù)的時(shí)鐘信號(hào),我們可能并不陌生。但具體細(xì)分到普通(單端)、
    發(fā)表于 10-15 15:38 ?1871次閱讀

    正確認(rèn)識(shí)與普通的區(qū)別

    ,作為電子產(chǎn)品的心臟部分,為電路提供穩(wěn)定、持續(xù)的時(shí)鐘信號(hào),我們可能并不陌生。但具體細(xì)分到普通(單端)、
    發(fā)表于 10-27 16:54 ?5426次閱讀

    有LVCMOS輸出模式嗎

    延遲時(shí)間慢,功耗較低,噪聲容限大等優(yōu)點(diǎn)。我們常見(jiàn)的輸出模式有LVDSLVPECL,HC
    的頭像 發(fā)表于 07-07 14:29 ?1955次閱讀
    <b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>晶</b><b class='flag-5'>振</b>有LVCMOS輸出模式嗎

    簡(jiǎn)單認(rèn)識(shí)

    顧名思義就是輸出是分信號(hào)的,
    的頭像 發(fā)表于 12-28 10:39 ?1007次閱讀

    什么是 的優(yōu)勢(shì) 輸出與單端輸出的差別

    什么是
    的頭像 發(fā)表于 01-18 11:30 ?1571次閱讀

    使用有什么好處呢?

    使用有什么好處呢?
    的頭像 發(fā)表于 01-23 16:43 ?700次閱讀

    電路圖如何制作 影響價(jià)格的原因

    電路圖如何制作 影響
    的頭像 發(fā)表于 01-23 16:43 ?918次閱讀

    怎么測(cè)量

    怎么測(cè)量?
    的頭像 發(fā)表于 01-23 16:43 ?1091次閱讀

    的輸出波形解析

    的輸出波形解析?
    的頭像 發(fā)表于 01-25 13:51 ?1428次閱讀

    愛(ài)普生LVDSMG7050VAN,X1M0004210003高頻振蕩器6G無(wú)線

    愛(ài)普生LVDSMG7050VAN,X1M0004210003,高頻振蕩器6G無(wú)線
    發(fā)表于 07-04 11:28 ?0次下載

    電氣參數(shù)簡(jiǎn)介

    全稱(chēng)是Differential Output Crystal Oscillator,高頻
    的頭像 發(fā)表于 09-06 11:36 ?714次閱讀