女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

在密集PCB布局中,最大限度降低多個isoPower器件輻射的要點

analog_devices ? 來源:互聯網 ? 作者:佚名 ? 2017-10-19 14:13 ? 次閱讀

集成隔離電源isoPower?的iCoupler?數字隔離器采用隔離式DC-DC轉換器,能夠在125 MHz至200 MHz的頻率范圍內切換相對較大的電流。在這些高頻率下工作可能會增加對電磁輻射和傳導噪聲的擔心。

雖然,咱們官網上的應用筆記《isoPower器件的輻射控制建議》提供了最大限度降低輻射的電路和布局指南。實踐證明,通過電路優化(降低負載電流和電源電壓)和使用跨隔離柵拼接電容(通過PCB內層電容實現),可把峰值輻射降低25 dB以上。(ps.欲查看《isoPower器件的輻射控制建議》,點擊“閱讀原文”即可)

但是,倘若設計中具有多個isoPower器件并且布局非常密集,情況又將如何? 是否仍然能夠明顯降低輻射?這里,我們將針對此類情況提供一些一般指導原則。

由于內層拼接電容能夠構建低電感結構,因此最具優勢。在整體PCB區域受限的情況下,采用多層PCB就是很好的方式。采用盡可能多的層數切實可行,同時盡可能多的交疊電源層和接地層(參考層)。圖1為一個堆疊示例。

圖1.PCB層堆疊示例

埋層(原邊3、4層,副邊2至5層)可承載電力和接地電流。跨越隔離柵的交疊(例如原邊上的第4層GND和副邊上的第3層 V Iso)可形成理想的拼接電容。通過多層PCB堆疊可形成多個交疊,從而提高整體電容。為使電容最大,還必須減小參考層之間PCB電介質材料的厚度。

另一個布局技巧就是交疊相鄰的isoPower通道的各層。圖2顯示了一個具有四條相鄰通道的示例。

圖2.具有交疊拼接電容的四個相鄰通道

本示例中,每個輸出域與其他域隔離,但是我們仍能利用一些交疊電容。圖3顯示了這種堆疊,可看到每個isoPower器件可增加電容以及相鄰隔離區連接的情況。

圖3.具有交疊拼接電容的四個相鄰通道

必須確保內部和外部間隙要求符合最終應用。還可使用鐵氧體磁珠在任意電纜連接上提供過濾,從而減少可能產生輻射的天線效應。

總結

如何在密集PCB布局中,最大限度降低多個isoPower器件的輻射?請參考以下幾個要點↓

  • 最大程度降低每個通道的電源要求

  • 在多個PCB層上構建拼接

  • 采用盡可能多的PCB層切實可行

  • 在各參考層間使用最薄的電介質

  • 在相鄰域之間進行連接

  • 確保內部和外部爬電距離仍然符合要求

  • 電纜連接上提供過濾

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4351

    文章

    23405

    瀏覽量

    406533
  • isoPower
    +關注

    關注

    0

    文章

    8

    瀏覽量

    8532

原文標題:如何在密集PCB布局中,最大限度降低多個isoPower器件的輻射

文章出處:【微信號:analog_devices,微信公眾號:analog_devices】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    如何做好非隔離式開關電源的PCB布局

    的電容噪聲。 圖中的 1b 和 1d 則分別是六層和四層 PCB 設計的良好結構,有助于最大限度減少層間耦合噪聲,地層用于屏蔽小信號層。要點是:一定要挨著外側功率級層放一個接地層,外部大電流的功率層要使用厚銅箔,盡量減少
    發表于 03-13 14:13

    AN101-最大限度地減少線性穩壓器輸出的開關穩壓器殘留

    電子發燒友網站提供《AN101-最大限度地減少線性穩壓器輸出的開關穩壓器殘留.pdf》資料免費下載
    發表于 01-09 14:19 ?0次下載
    AN101-<b class='flag-5'>最大限度</b>地減少線性穩壓器輸出<b class='flag-5'>中</b>的開關穩壓器殘留

    TAS5630如何才能最大限度地減少電壓失調,或者調節為0?

    交流耦合輸入的情況下,將 BTL 模式下的輸出失調電壓指定為高達 150mV。這對PBTL 模式是否同樣適用?如何才能最大限度地減少電壓失調,或者調節為 0?
    發表于 11-08 08:02

    最大限度地減少TRF7964A和TRF7970A省電模式下的電流消耗

    電子發燒友網站提供《最大限度地減少TRF7964A和TRF7970A省電模式下的電流消耗.pdf》資料免費下載
    發表于 10-26 10:57 ?0次下載
    <b class='flag-5'>最大限度</b>地減少TRF7964A和TRF7970A省電模式下的電流消耗

    最大限度地提高MSP430? FRAM的寫入速度

    電子發燒友網站提供《最大限度地提高MSP430? FRAM的寫入速度.pdf》資料免費下載
    發表于 10-18 10:09 ?1次下載
    <b class='flag-5'>最大限度</b>地提高MSP430? FRAM的寫入速度

    最大限度地減少TPS53355和TPS53353系列器件的開關振鈴

    電子發燒友網站提供《最大限度地減少TPS53355和TPS53353系列器件的開關振鈴.pdf》資料免費下載
    發表于 10-15 11:17 ?0次下載
    <b class='flag-5'>最大限度</b>地減少TPS53355和TPS53353系列<b class='flag-5'>器件</b>的開關振鈴

    最大限度地提高GSPS ADC的SFDR性能:雜散源和Mitigat方法

    電子發燒友網站提供《最大限度地提高GSPS ADC的SFDR性能:雜散源和Mitigat方法.pdf》資料免費下載
    發表于 10-10 09:16 ?0次下載
    <b class='flag-5'>最大限度</b>地提高GSPS ADC<b class='flag-5'>中</b>的SFDR性能:雜散源和Mitigat方法

    dcdc電源pcb布局遵循原則是什么

    電子設計,DC-DC電源轉換器的PCB布局是一個至關重要的環節,它直接影響到電源的效率、穩定性、電磁兼容性(EMC)以及整體系統的可靠性。一個精心設計的
    的頭像 發表于 10-06 16:56 ?936次閱讀
    dcdc電源<b class='flag-5'>pcb</b><b class='flag-5'>布局</b>遵循原則是什么

    利用智能eFuses最大限度地縮短系統停機時間

    電子發燒友網站提供《利用智能eFuses最大限度地縮短系統停機時間.pdf》資料免費下載
    發表于 09-25 10:25 ?0次下載
    利用智能eFuses<b class='flag-5'>最大限度</b>地縮短系統停機時間

    最大限度地減少UCC287XX系列的待機消耗

    電子發燒友網站提供《最大限度地減少UCC287XX系列的待機消耗.pdf》資料免費下載
    發表于 09-25 09:35 ?0次下載
    <b class='flag-5'>最大限度</b>地減少UCC287XX系列的待機消耗

    如何在C2000設備中最大限度地利用GPIO

    電子發燒友網站提供《如何在C2000設備中最大限度地利用GPIO.pdf》資料免費下載
    發表于 09-19 13:40 ?2次下載
    如何在C2000設備中<b class='flag-5'>最大限度</b>地利用GPIO

    pcb設計布局要點是什么

    PCB設計布局是一個非常重要的環節,它直接影響到電路的性能、可靠性和成本。以下是關于PCB布局
    的頭像 發表于 09-02 14:48 ?757次閱讀

    利用TI GaN的集成電流檢測功能更大限度提高系統效率

    電子發燒友網站提供《利用TI GaN的集成電流檢測功能更大限度提高系統效率.pdf》資料免費下載
    發表于 08-29 11:28 ?0次下載
    利用TI GaN<b class='flag-5'>中</b>的集成電流檢測功能更<b class='flag-5'>大限度</b>提高系統效率

    通過PCB布局技術降低振鈴

    電子發燒友網站提供《通過PCB布局技術降低振鈴.pdf》資料免費下載
    發表于 08-26 14:26 ?0次下載
    通過<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>技術<b class='flag-5'>降低</b>振鈴

    通過優化補償最大限度地減少導通時間抖動和紋波

    電子發燒友網站提供《通過優化補償最大限度地減少導通時間抖動和紋波.pdf》資料免費下載
    發表于 08-26 11:34 ?0次下載
    通過優化補償<b class='flag-5'>最大限度</b>地減少導通時間抖動和紋波