女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Allegro PCB Editor實現單板拼版設計

深圳(耀創)電子科技有限公司 ? 2024-03-23 08:11 ? 次閱讀

制造過程連接著設計師和大規模生產 PCB 的公司。設計者必須了解,該過程涉及相關成本,這意味著工作時間和工程材料的表面積都需要優化。拼版是一種用于同時大規模生產多塊電路板的技術,這些電路板放置在一個陣列中,以加快裝配進度。

在整個 PCB 設計結束后,電路板需要在 SMT 貼片流水線上安裝元器件。每個 SMT 加工工廠會根據流水線的加工要求,對電路板的合適尺寸做出規定。如果電路板尺寸過小或過大,流水線上固定電路板的工裝將無法固定。那么,如果電路板本身尺寸小于工廠規定的尺寸怎么辦?這就需要對電路板進行拼板,將多個電路板拼成一整塊。拼板對于高速貼片機和波峰焊都能顯著提高效率。拼板主要是為了主要是減少材料的浪費,提高生產效率。

Cadence從SPB17.4版本開始,將Fab Panelization Tool作為PCB Editor的基本功能,讓設計師們,在完成了單板設計后,很方便地在Allegro PCB Editor環境中,快速實現單板的拼版設計,以優化制造過程。Cadence的Allegro PCB Editor中的Fab Panelization Tool是一個簡化拼版文檔處理的應用程序。

1

Fab Panelization Tool拼版功能涵蓋:

?拼版僅在布局的基礎上設置,不需要原理圖。

?實際的Board數據鏈接到拼版數據進行自動更新。

?也支持混合拼版,這意味著可以將不同的電路板數據引入到同一個拼版數據中。

?Board可以單獨放置,也可以通過指定陣列來放置。

?每塊Board都可以在拼版數據中進行單獨旋轉和/或鏡像。

?更新過程是完全自動化的。

?如果需要更新,包括自動和手動通知(Board已修改)

?使用來自PCB Editor的經過驗證的mdd技術(設計重用,Replicate放置)。

為了讓設計師盡快掌握Fab Panelization Tool工具的使用,本文將介紹如何使用AllegroPCB Editor 進行拼版設計。

01

創建brd數據

進行拼版設計,必須創建一個新的brd數據。在新的brd數據中,必須添加Design_Outline、Outline、Route_Keepin、Package_Keepin等信息,添加標記、切割標記等機械信息來準備新的brd數據。由于PCB板制造商使用不同的尺寸,建議將拼版數據定義為Mechanical Symbol形式以供重復使用。

啟動PCB Editor工具,打開pcb_context目錄下的panel_start.brd文件,如圖所示:

e0a891ee-e8a9-11ee-9118-92fbcf53809c.png

02

Fab Panelization Tool

在PCB Editor中,選擇Manufacture下拉菜單選擇Fab Panelization Tool,如圖所示:

e0b67a3e-e8a9-11ee-9118-92fbcf53809c.png03

設置數據

當進入Panelization界面后,選擇Setup選項卡,如圖所示:

e0d36cfc-e8a9-11ee-9118-92fbcf53809c.png

1)在Designs區域里,第一行中點擊Browse字段,會出現一個文件瀏覽器,導航到您想要定義拼版的brd數據。選擇pcb_context/boards/project1/amplifier.brd文件,如圖所示:

e0e0471a-e8a9-11ee-9118-92fbcf53809c.png

在這一步,如果勾選了Use relative design path,Designlocation將顯示為brd數據的相對路徑,如圖所示:

e0f6271a-e8a9-11ee-9118-92fbcf53809c.png

2)在拼版設計過程中,希望生成拼版的裝配圖,包括原始(非前綴)Refdes,拼版中的每一塊子板保持原始的Refdes維持不變。因此,需要在Design ontents中,勾選Artwork based,確保系統自動將原始brd中的Refdes-Silkscreen層的信息,分別復制到系統新建的Package Geometry-Pnl_Refdes層中,設置如圖所示:

e10445ac-e8a9-11ee-9118-92fbcf53809c.png04

創建模塊(Module)

點擊Create Modules,按下此按鈕,PCB Editor將打開Designs欄中指定的brd板,并為其創建一個模塊。此外,將提取交互式放置所需的尺寸信息和實際輪廓數據。如圖所示:

e1173db0-e8a9-11ee-9118-92fbcf53809c.png

05

放置模塊

點擊Place,系統將彈出Panelization放置界面,在Manual placement區域,設置Columns為2、Rows為4、Offset X為130、Offset Y為100;在Mode區域,選擇Place instance array;Options區域,勾選Display actual outline,系統將以實際PCB板的Outline為PCB板邊框顯示輪廓,如圖所示:

e126472e-e8a9-11ee-9118-92fbcf53809c.png

一旦您在拼版數據中指定了位置,板子將顯示為模塊實體。

e138cb42-e8a9-11ee-9118-92fbcf53809c.png

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4349

    文章

    23400

    瀏覽量

    406373
  • smt
    smt
    +關注

    關注

    42

    文章

    3014

    瀏覽量

    71215
  • allegro
    +關注

    關注

    42

    文章

    697

    瀏覽量

    146876
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Allegro Skill布局功能之快速切換格點介紹

    Allegro PCB設計系統中,格點設置需點擊菜單欄"Setup > Design Parameters..."選項,在“Design Parameter Editor
    的頭像 發表于 05-19 15:04 ?350次閱讀
    <b class='flag-5'>Allegro</b> Skill布局功能之快速切換格點介紹

    拼版怎么拼好,板廠經常說利用率太低,多收費用?

    做板的時候,板廠經常說我拼版利用率太低,要多收取費用,哪位大神知道怎么算利用率
    發表于 05-14 13:42

    Allegro Skill封裝功能之導出單個封裝介紹

    PCB設計中,若需提取特定封裝,傳統用Allegro自帶導出方法需通過"File→Export→Libraries"導出全部封裝庫文件。
    的頭像 發表于 04-16 17:33 ?496次閱讀
    <b class='flag-5'>Allegro</b> Skill封裝功能之導出單個封裝介紹

    安森美終止收購Allegro 此前安森美為什么要收購Allegro MicroSystems?

    美國芯片制造商安森美(Onsemi)周一終止了以 69 億美元收購規模較小的競爭對手 Allegro MicroSystems 的報價,結束了長達數月的競購,安森美希望利用市場低迷來擴大其在汽車行業
    的頭像 發表于 04-15 18:27 ?615次閱讀
    安森美終止收購<b class='flag-5'>Allegro</b> 此前安森美為什么要收購<b class='flag-5'>Allegro</b> MicroSystems?

    PCB拼版設計技巧

    在電子制造行業中,PCB(印刷電路板)的拼版設計是影響板材利用率和生產成本的關鍵因素。高效的拼版設計不僅能減少材料浪費,還能提升生產效率。本文將重點介紹多種實用的PCB
    的頭像 發表于 02-26 10:15 ?611次閱讀

    PCB拼板必備技巧:如何避免生產中的常見問題?

    一站式PCBA智造廠家今天為大家講講PCB線路板拼版技巧與注意哪些問題?PCB拼板注意事項。。本文將介紹PCB線路板拼版的技巧與注意事項,幫
    的頭像 發表于 12-20 09:28 ?430次閱讀

    Allegro與TenXer Labs達成合作

    近日,Allegro 宣布與 TenXer Labs 合作,通過 LiveBench 在線測試平臺極大改善組件評估能力!我們利用 TenXer 先進的數字工具,增強遠程組件評估能力,從而縮短設計時間,并能更快捷地將 Allegro 的創新解決方案推向市場,為用戶節省大量成
    的頭像 發表于 12-11 16:50 ?516次閱讀

    建議DFM工具里的拼版在完善一下

    建議DFM工具里的拼版在完善一下 在異性板拼版時建議增加X Y偏移選項 比如我這個三角形板子,我選擇倒扣拼版時 是這樣有些浪費空間。 如果能增加x偏移量 y偏移量 可以做到這樣,這樣拼版
    發表于 11-14 15:55

    Cadence官方出品CadencePCBViewers

    CadencePCBViewers 24.1為Cadence官方出品,包含PCB Editor Viewer、Capture Viewer、Allegro X APD Viewer 通過百度網盤
    發表于 11-12 13:11

    技術資訊 I 如何使用 Allegro X PCB Editor 優化RF布線和阻抗

    在射頻印刷電路板(RFPCBs)中實現最佳功率傳輸,關鍵在于精心布線以滿足特定阻抗要求的走線。阻抗匹配至關重要,它確保走線具有相同的阻抗,以防止信號反射和功率傳輸效率低下。控制阻抗的關鍵在于微調
    的頭像 發表于 11-09 01:04 ?1154次閱讀
    技術資訊 I 如何使用 <b class='flag-5'>Allegro</b> X <b class='flag-5'>PCB</b> <b class='flag-5'>Editor</b> 優化RF布線和阻抗

    Cadence Allegro 17.4PCB阻抗分析功能操作說

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評估每根走線上的阻抗變化情況,對工程師衡量信號的質量起著關鍵性的作用。
    發表于 09-23 17:11 ?10次下載

    單板設計中的EMC優化策略

    和成本。為解決這一問題,賽盛技術開設課程,幫助研發人員從單板設計初期就避免EMI和EMS問題,包括PCB布局、EMC元器件使用、地的隔離與分割,以及時鐘、電源和接口
    的頭像 發表于 08-30 12:30 ?592次閱讀
    <b class='flag-5'>單板</b>設計中的EMC優化策略

    原來手機SIM卡的PCB設計是這樣的!

    的線寬和間距 ,以確保信號傳輸的穩定性和可靠性。此外,需要 控制走線長度和彎曲半徑 ,以減少信號反射和延遲。 03、拼版設拼版設計是指將多個PCB拼接在一起以提高生產效率。在拼版設
    發表于 07-09 10:29

    Cadence快板PCB培訓

    Allegro環境介紹Allegro環境設定 焊盤制作 元件封裝制作 電路板創建PCB疊層設置和網表導入 約束規則管理布局 布線 覆銅PCB設計后處理
    發表于 07-02 17:22 ?0次下載

    Allegro X 23.11 版本更新 I PCB 設計:DFA_BOUND 用于 DFA 規則設定

    Allegro X 23.11 版本更新 I PCB 設計:DFA_BOUND 用于 DFA 規則設定
    的頭像 發表于 06-29 08:12 ?1392次閱讀
    <b class='flag-5'>Allegro</b> X 23.11 版本更新 I <b class='flag-5'>PCB</b> 設計:DFA_BOUND 用于 DFA 規則設定