影響高速差分信號輻射發射因素之阻抗設計

1、阻抗對高速差分信號輻射發射影響的深入分析

阻抗對高速差分信號輻射發射的影響分析：

信號從SOURCE端傳輸到SINK端，兩者之間是通過高速線纜互聯，信號傳輸過程源端阻抗、線纜阻抗、SINK端阻抗之間完全匹配，信號無損耗的由源端傳輸到SINK端。而實際上由于源端阻抗、Cable線阻抗、SINK端阻抗不可能完全做到阻抗匹配，主要原因是連接器處阻抗突變、Cable線材阻抗的控制、PCB布線阻抗的控制、器件本身的阻抗設計。

在高速差分信號規范中明確給出了通用阻抗的設計要求即100±15%，以此來保證信號傳輸的質量。從EMC的角度來說，阻抗突變與不匹配就會產生反射，導致信號出現過沖、振鈴，駐波，導致信號基頻和高次諧波的輻射發射問題。

阻抗與高速差分信號輻射發射問題的關系:

特征阻抗滿足100±15Ω標準要求，不意味著高速差分信號的輻射發射測試就能夠順利通過；相比于特性阻抗，瞬時阻抗對高速差分信號的輻射發射測試結果影響更大。在滿足100±15Ω阻抗標準限值的情況下， 瞬時阻抗更加平坦（阻抗變化范圍越小越好）則意味著信號感受到的瞬時阻抗變化越小，向外空間輻射發射的能量也相應的最小。

阻抗匹配是高速差分信號輻射發射通過的最基本的條件，即必要條件，是非充分條件。阻抗失配對高速差分信號輻射發射測試結果肯定有影響。拋開源端阻抗、線纜阻抗不談，我們重點談一談SINK端阻抗。

影響阻抗的實際因素：

前面我們談到影響阻抗的因素是：線寬線距、銅厚、介質與介質厚度、與參考平面的間距、元件的焊盤引腳寬度與厚度等。在阻抗設計過程中需要對以上因素進行嚴格控制，并對生產制造工藝進行控制，方可以做出阻抗精確的PCB布線。

2、阻抗設計管控原則

影響阻抗的因素眾多，如何管控阻抗設計，成為EMC工程師的必修課之一。前面我們談到元件的焊盤或者引腳寬度與厚度是影響阻抗的因素之一，從而說明在高速差分信號鏈路中應盡量使用最少的元件，嚴格控制阻抗突變點，阻抗測試曲線趨于平坦。

另外互接接口的連接器引腳處、BGA芯片的引腳焊盤、ESD保護器件的焊盤處由于器件標準化設計的原因，可以通過PCB設計進行相應的阻抗優化設計。

差分信號的線寬線距、銅厚、介質與介質厚度在PCB設計過程中需要進行嚴格的管控，同時在PCB生產制造工藝中也需要進行測量管控。多層板設計中，跨分隔不僅影響信號的回流路徑完整性，也影響信號阻抗，參考地平面的完整性PCB設計時應給予重點管控。

由于芯片設計問題、高速差分信號端子設計問題，通常其連接處阻抗都會偏低，這時就需要增加電阻做串聯匹配，若連接處出現阻抗偏大，就需要調整焊盤寬度、引腳布線寬度來調節阻抗。

對于高速差分信號設備之間互連，大部分采用線纜連接的方式，線纜本身的阻抗設計控制，也是影響阻抗匹配的最重要因素之一。由于實際上線纜生產制作廠商的參次不齊，線纜成為制約輻射測試通過的因素。高速差分信號之間采用FFC線材互連，FFC線材的阻抗控制在業界相對成熟，主要注意折線處對阻抗突變的影響。

3、PCB阻抗設計案例：

修改器件PCB封裝優化阻抗：

PCB Layout修改前差分信號阻抗設計

PCB Layout修改后差分信號阻抗設計

設計案例解析說明：

器件焊盤引腳是阻抗突變最嚴重的地方，在實際PCB設計過程中，可以通過修改器件引腳焊盤大小，來達到優化阻抗設計的目的。對于多層板因為參考層間距的問題，器件下方參考層需要做凈空處理，保證阻抗設計達到標準要求。

控制線寬變化優化阻抗設計：

PCB Layout修改前差分信號阻抗設計

PCB Layout修改后差分信號阻抗設計

設計案例解析說明：

PCB布線線寬的改變，阻抗隨之改變，阻抗變化的劇烈程度與線寬變化成正比。解決因線寬突變造成的阻抗突變，最好的方法就是線寬保持不變；而實際PCB設計過程中是無法達到的，退而求其次可以采用漸變線的方式解決。

介質厚度對阻抗的影響案例：

撕掉高速差分信號線上貼紙前阻抗

撕掉高速差分信號線上貼紙后阻抗

設計案例解析說明：

介質材質及厚度也是影響阻抗非常重要的因素之一，由于高速差分信號布線處平坦、器件較少，PCB設計師習慣將板卡信息貼紙、板卡型號絲印放置在高速差分信號布線上，殊不知這樣會導致高速差分信號阻抗的不連續，產生信號反射及高速差分信號輻射發射問題。

審核編輯：黃飛