英特爾在2023年國(guó)際電子設(shè)備制造大會(huì)上宣布，他們已經(jīng)成功完成了一項(xiàng)名為PowerVia的背面供電技術(shù)的開發(fā)。這個(gè)技術(shù)是基于英特爾的最新晶體管研究成果，它實(shí)現(xiàn)了互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（CFET）的60納米柵極間距垂直堆疊。通過(guò)堆疊晶體管，該技術(shù)提高了面積效率和性能，同時(shí)還結(jié)合了背面供電和直接背面接觸這兩種技術(shù)。

英特爾解釋說(shuō)，過(guò)去幾年芯片制造都是層層疊加的，從最小的元件-晶體管開始制造，之后需要?jiǎng)?chuàng)建更小的線路層，用于連接晶體管和金屬層。這些線路被稱為信號(hào)互連線，其中還包括用于給晶體管供電的電源線等。但是隨著晶體管逐漸變小、密度日益提高，互連線和電源線共享的線路層變得越來(lái)越混亂。面對(duì)這個(gè)問題，英特爾開始尋找將電源線遷移到芯片背面的背面供電技術(shù)。

英特爾的背面供電解決方案PowerVia已經(jīng)產(chǎn)生了具有競(jìng)爭(zhēng)力的測(cè)試結(jié)果。這項(xiàng)技術(shù)解決了傳統(tǒng)"披薩式"制造方法帶來(lái)的問題，尤其是電源線和互連線的分離以及線徑的擴(kuò)大，從而改進(jìn)了供電和信號(hào)的傳輸。

對(duì)于英特爾的晶體管堆疊和背面供電的技術(shù)，研究表明，它將在微縮晶體管的密度上發(fā)揮重要作用。英特爾強(qiáng)調(diào)，這將超越其"四年五個(gè)制程節(jié)點(diǎn)計(jì)劃"，以背面供電技術(shù)繼續(xù)微縮晶體管。

目前，英特爾的這項(xiàng)技術(shù)在競(jìng)爭(zhēng)對(duì)手中具有一定的優(yōu)勢(shì)。比如臺(tái)積電將在2025年量產(chǎn)的第一代2納米制程時(shí)引入全環(huán)繞柵極（GAA）架構(gòu)，然后在2026年的第二代2納米制程中引入背面供電技術(shù)。與此同時(shí)，盡管韓國(guó)三星在2022年量產(chǎn)的3納米制程技術(shù)上已經(jīng)引入了GAA架構(gòu)，但是他們預(yù)計(jì)要到2025年量產(chǎn)的2納米制程才會(huì)引入背面供電技術(shù)。從這個(gè)角度來(lái)看，英特爾確實(shí)領(lǐng)先了一步。