1、I2C 總線介紹

I2C bus是Inter-IC bus的縮寫，意思是IC器件之間的通訊總線；I2C 總線的特點如下：

• 只需要兩個線路，serial data line(SDA)和serial clock line(SCL)
• I2C總線可以支持一主多從或者多主多從的架構(gòu)；
• I2C總線上的從器件是通過地址來唯一確定的；
• I2C總線是串行，8-bit,雙向傳輸?shù)模С謘tandard-mode（100Kbits/s)、fast-mode（400kbit/s)、fast-mode plus(1Mbit/s)、high-speed mode(3.4Mbit/s)
• I2C總線上可以掛載的器件數(shù)量只受最大總線電容影響；

2、I2C總線的電氣設(shè)計

上圖展示了I2C的電氣連接架構(gòu)

• 所有I2C器件通過SDA和SCL連接到總線上
• I2C總線不同電平總線要分別接電阻上拉至當(dāng)前電平值
• 不同總線電平的I2C器件通過雙向電平轉(zhuǎn)換器（Switches）作為電平轉(zhuǎn)換

2.1 電平轉(zhuǎn)換的基本邏輯和原理

如上圖所示，主要有3種狀態(tài)：

• 雙邊器件均不下拉總線（輸入輸出為高)。3V3部分線路上拉，這樣的話MOS的G和S極都是3V3，Vgs小于導(dǎo)通電壓，MOS不導(dǎo)通；如此一來，雙邊器件均保持其對應(yīng)電平值的高電平。
• 3V3器件下拉總線到低電平。MOSFET的S極變低，而MOS的G極電平是3V3，Vgs大于閾值MOS導(dǎo)通；5V器件總線電平通過MOS被拉至低電平，最終實現(xiàn)低電平的輸出輸入。
• 5V器件下拉總線至低電平。MOS的D極電壓降低直至比S極電壓低的時候，MOS內(nèi)置的漏極-基底二極管導(dǎo)通，MOS管的S極也就是3V3總線電平開始下降，當(dāng)S極電平下降到Vgs大于閾值電平時，MOS管導(dǎo)通，S極電平和D極電平一致被拉到低電平；從而實現(xiàn)了高電平器件輸出到低電平器件輸入。

2.2 上拉電阻

• I2C端口為開漏輸出（區(qū)別于常見IO的推挽輸出），即其IO口輸出是通過控制MOS管打開與關(guān)斷來將漏極上的電平進(jìn)行輸出，所以沒有高電平輸出能力，必須將總線上拉至總線電平來實現(xiàn)高電平輸出。
  
• 開漏輸出低電平的實現(xiàn)如下圖所示：

• 開漏輸出高電平的實現(xiàn)如下圖所示：

2.2.1 上拉電阻的阻值如何選擇

• 眾所周知，電阻是能耗器件，所以肯定是盡可能使得電阻上的功率損耗越小越好,即電阻在此條件下是個最小值
  Rp(min)=(Vcc-Vol(max))/Iol
  Vcc:上拉電平 ,Volmax）:總線輸出為低電平的最大電壓值 ,Iol:總線的驅(qū)動電流（Vol狀態(tài)下）
• 上拉電阻Rp還會受信號上升時間約束，一般datasheet上有明確的最大上升時間要求，若超過這個值，有可能信號還沒上升至高電平就開始下降，導(dǎo)致信號采樣出錯；
  Rp(max)=tr/(0.8473 Cb)
  tr:上升時間，Cb:總線電容（線路、連接和管腳的總電容）
  推導(dǎo)公式如下：
  參考一階電路的電壓隨時間的變化公式 V(t)=Vcc (1-e^(-t/RC))
  上升下降時間一般波形的30% - 70%，這是因為輸入低電平最大值門限一般0.3Vcc,輸入高電平門限一般0.7Vcc（不是絕對，參考芯片Datasheet）
  當(dāng)Vih=0.7*Vcc時，Vih=0.7*Vcc=Vcc*(1-e^(-t1/Rp*Cb))
  當(dāng)Vih=0.3*Vcc時，Vih=0.3*Vcc=Vcc*(1-e^(-t2/Rp*Cb))
  上升時間即為：tr=t2-t1=0.8473Rp8Cb
• 最終根據(jù)計算出來的Rp范圍內(nèi)選擇一個合適阻值
  注意：
  實際電路設(shè)計中，總線上會掛載不止一個器件，這就要綜合多個器件的參數(shù)進(jìn)行計算，進(jìn)而選擇一個適合所有器件的值
• 除了上拉電阻Rp,有時在器件連接到總線上時會串入一個電阻Rs，這個電阻主要作用是消除高壓毛刺；Rs跟Rp的關(guān)系如下圖所示，Rs的值可以參考，若實測總線上沒有高壓毛刺，那Rs可以去掉；

3、I2C的數(shù)據(jù)幀結(jié)構(gòu)

起始位：開始狀態(tài)位，1bit，SCL為高時SDA由高至低的過程稱作起始位；還有一種重復(fù)起始條件，指的是主機(jī)對于同一個從器件進(jìn)行同一操作的時候，不需要先發(fā)送停止條件結(jié)束總線，再開始；

地址位：7bit,是當(dāng)前總線需要訪問的器件地址；特殊的情況是10bit,一般不用。7bit地址里一般前四位是由器件類型定死，我們自己可以配置的是低三位，也就意味著，同類型的器件在同一根總線上最多可以掛載8個；

讀寫操作位：1bit，0代表寫，1代表讀；

應(yīng)答位：1bit，低電平，每8bit之后跟一位應(yīng)答位，表示接收端接收成功；還有一種非應(yīng)答位（NCK）高電平，表示終止傳輸。

數(shù)據(jù)位：8bit，一個字節(jié)后面必須跟著一個應(yīng)答位；一般數(shù)據(jù)的第一個字節(jié)傳輸?shù)氖且僮鞯?a href="http://www.asorrir.com/tags/寄存器/" target="_blank">寄存器地址，后面字節(jié)是要寫入或者讀出的數(shù)據(jù)。

停止位：當(dāng)SCL為高電平時，SDA總線由低電平向高電平切換表示停止條件

• 起始和停止條件一般由主機(jī)產(chǎn)生?？偩€在起始條件之后被認(rèn)為是忙碌的狀態(tài)；在停止條件的某段時間之后，總線被認(rèn)為再次處于空閑狀態(tài)。重復(fù)起始條件跟起始條件一樣，后續(xù)總線會處于忙碌狀態(tài)；
• SDA線上數(shù)據(jù)必須在SCL高電平周期保持穩(wěn)定，也就是說SDA數(shù)據(jù)高低狀態(tài)變化只能發(fā)生在SCL低電平的時候；

4、I2C的時鐘同步與仲裁

• 同步：所有主機(jī)在SCL上產(chǎn)生他們自己的時鐘來傳輸I2C總線上的報文。數(shù)據(jù)只有在SCL高電平周期有效，因此需要一個確定的時鐘進(jìn)行逐位仲裁。
• 如下圖所示，多個主機(jī)在同一個總線上產(chǎn)生自己的時鐘信號；SCL線被有最長低電平周期的器件保持低電平，此時低電平周期短的器件會進(jìn)入高電平的等待狀態(tài)；所以，低電平周期由低電平時鐘周期最長的器件決定，高電平周期由高電平周期最短的器件決定。

• 仲裁：

主機(jī)只能在總線空閑的時候啟動傳輸。兩個或多個主機(jī)在起始條件的最小持續(xù)時間內(nèi)產(chǎn)生一個起始條件；

當(dāng)SCL為高電平時，仲裁在SDA線上發(fā)生；在其他主機(jī)發(fā)送低電平時，發(fā)送高電平的主機(jī)將斷開他的輸出，因為總線上電平與自己電平不一致。

5、I2C與CBUS的兼容

C-BUS接收器可以連接到標(biāo)準(zhǔn)的I2C總線。但是必須連接第三條叫DLEN的線，而且要省略響應(yīng)位。通常I2C的傳輸是8位的字節(jié)傳輸，兼容C-BUS的器件有不同的格式。在混合總線中，想要訪問操作C-BUS器件，需要發(fā)送特定的C-BUS地址（0x0000001x）；發(fā)送C-BUS地址后，DLEN線被激活，發(fā)送C-BUS格式的報文，如下圖所示：