Calibre ERC中有一項檢查會檢查Cell的輸入pin是否直接接到了電源地，為了防止產生這種問題，我們可以控制工具在設計中給那些輸入端接0/1的Pin上添加Tie low/high的Cell，而非直接接到電源地。

在布局完畢之后做如下操作即可：

setTieHiLoMode -reset

setTieHiLoMode -cell { TIEHI TIELO } -maxFanOut 16 -honorDontTouch false -createHierPort false

addTieHiLo -cell {TIEHI TIELO} -prefix LTIE

在添加了Tie high/low Cell之后，如何檢查設計中是否添加了Tie High/Low cell呢？可以用下面的命令：

dbGet [dbGet top.insts.name *LTIE* -p].name

如何得到庫中的Tie High/Low Cell名稱呢？

方法1：

一般Foundary都會提供Cell list以及每種Cell功能介紹的doc文檔，可以在里面查看，也可以在Cell LEF中找到：

MACRO TIELO

CLASS CORE ;

FOREIGN TIELO 0 0 ;

ORIGIN 0 0 ;

SIZE 1.32 BY 5.04 ;

SYMMETRY X Y ;

SITE tsm3site ;

…

END TIELO

MACRO TIEHI

CLASS CORE ;

FOREIGN TIEHI 0 0 ;

ORIGIN 0 0 ;

SIZE 1.32 BY 5.04 ;

SYMMETRY X Y ;

SITE tsm3site ;

…

END TIEHI

審核編輯：劉清