一、模擬集成電路及其構(gòu)成

模擬集成電路主要指由電容、電阻、晶體管等元件組成的集成電路，用于處理模擬信號(hào)。常見的模擬集成電路包括運(yùn)算放大器、模擬乘法器、鎖相環(huán)、電源管理芯片等。模擬集成電路的構(gòu)成包括放大器、濾波器、反饋電路、基準(zhǔn)源電路、開關(guān)電容電路等。

模擬集成電路主要指由電容、電阻、晶體管等元件組成的集成電路，用于處理模擬信號(hào)。常見的模擬集成電路包括運(yùn)算放大器、模擬乘法器、鎖相環(huán)、電源管理芯片等。模擬集成電路的構(gòu)成包括放大器、濾波器、反饋電路、基準(zhǔn)源電路、開關(guān)電容電路等。模擬集成電路的設(shè)計(jì)通常由經(jīng)驗(yàn)豐富的設(shè)計(jì)師手動(dòng)調(diào)試完成。相比之下，數(shù)字集成電路的設(shè)計(jì)大部分是通過硬件描述語言在EDA軟件的控制下自動(dòng)綜合生成的。

1958年，杰克·基爾比在鍺材料上只使用了5個(gè)元件成功實(shí)現(xiàn)了一個(gè)簡單的振蕩器電路，這被認(rèn)為是世界上第一塊集成電路。這一創(chuàng)舉揭開了20世紀(jì)信息革命的序幕，標(biāo)志著電子時(shí)代的來臨。隨著計(jì)算機(jī)和通信技術(shù)等高科技產(chǎn)品在國防科技、工業(yè)生產(chǎn)和日常生活中越來越廣泛應(yīng)用，微電子產(chǎn)業(yè)以集成電路為代表也迎來了前所未有的發(fā)展階段。

集成電路（簡稱IC）根據(jù)其功能和結(jié)構(gòu)的不同，可以分為數(shù)字集成電路和模擬集成電路兩大類。數(shù)字集成電路主要用于產(chǎn)生、放大和處理各種數(shù)字信號(hào)，這些信號(hào)在時(shí)間和幅度上呈離散變化，例如音頻信號(hào)和視頻信號(hào)（如VCD、DVD的重放）。模擬集成電路則用于產(chǎn)生、放大和處理各種模擬信號(hào)，這些信號(hào)的幅度隨時(shí)間連續(xù)變化。作為微電子技術(shù)的核心之一，模擬集成電路能夠?qū)﹄妷骸?a href="http://www.asorrir.com/tags/電流/" target="_blank">電流等模擬量進(jìn)行采集、放大、比較、轉(zhuǎn)換和調(diào)制。

二、模擬集成電路設(shè)計(jì)過程

1、模擬ICVS數(shù)字IC

首先，模擬IC設(shè)計(jì)與數(shù)字IC設(shè)計(jì)在很多方面存在顯著的差異。數(shù)字IC的設(shè)計(jì)主要在抽象的層次上完成，其中系統(tǒng)和過程的層次確定了門/晶體管級(jí)的布局和走線的細(xì)節(jié)。而模擬IC的設(shè)計(jì)更加個(gè)性化，涉及到每個(gè)電路的特定焦點(diǎn)，甚至包括每個(gè)晶體管的尺寸和細(xì)節(jié)。

此外，許多制造工藝主要針對(duì)具有模擬功能的數(shù)字IC進(jìn)行開發(fā)，這使得模擬IC設(shè)計(jì)人員需要在工藝限制下工作，并考慮更適合數(shù)字IC功能的因素。

2、設(shè)計(jì)規(guī)格

模擬設(shè)計(jì)團(tuán)隊(duì)通常以一組規(guī)格和特性作為起點(diǎn)，就像數(shù)字集成電路設(shè)計(jì)一樣。從那里開始，各種功能模型被用來進(jìn)一步細(xì)化約束，并導(dǎo)致關(guān)于設(shè)備的大小、類型和其他工藝特性的決策。這可能涉及晶體管的選擇、高層級(jí)布局規(guī)劃，包括電感和電容技術(shù)，以及對(duì)集成電路和子電路的期望。

在高層級(jí)上，體系結(jié)構(gòu)硬件描述語言（如VHDL-AMS）用于進(jìn)行仿真，并確定子塊的約束。在這個(gè)階段，還可以開發(fā)一個(gè)測試平臺(tái)，后續(xù)可用于仿真。盡管模擬設(shè)計(jì)人員通常會(huì)為其子電路設(shè)計(jì)開發(fā)測試平臺(tái)。

3、分電路設(shè)計(jì)，物理布局和模擬

根據(jù)模擬電路的復(fù)雜性，模擬設(shè)計(jì)團(tuán)隊(duì)通常將子電路設(shè)計(jì)分配給個(gè)人，并根據(jù)細(xì)節(jié)和宏觀測量來確定子電路的約束條件和性能期望。

接下來，這些宏觀示意圖被分解為電路元件模型和電路拓?fù)浣Y(jié)構(gòu)。對(duì)這些電路進(jìn)行仿真和優(yōu)化后，開始進(jìn)行物理布局。布局和布線之后，進(jìn)行設(shè)計(jì)規(guī)則檢查（DRC）和電路佈局驗(yàn)證，在進(jìn)行寄生參數(shù)提取和布局之前完成。

通過版圖后仿真可以揭示設(shè)計(jì)中的缺陷，可能需要進(jìn)行迭代的重新設(shè)計(jì)、版圖設(shè)計(jì)和仿真過程，以滿足最終的設(shè)計(jì)目標(biāo)，并準(zhǔn)備進(jìn)行芯片輸出。在整個(gè)芯片布局和仿真之前，子電路也可能經(jīng)歷其自身的設(shè)計(jì)、布局和仿真過程。但無論是整個(gè)芯片還是子電路，都可能需要在tape-out之前進(jìn)行電路的重新設(shè)計(jì)。

審核編輯：湯梓紅