半導體器件為移動設備、通信基礎設施和航空航天應用提供卓越的射頻性能。實現性能需要可靠的電路仿真、電磁(EM)驗證、通信測試平臺以及將電氣設計與物理實現聯系起來的設計流程。Cadence AWR Design Environment軟件提供從前到后單片微波集成電路(MMIC)設計流程，具有創新的用戶界面以及設計輸入、仿真和物理設計工具的完全集成，可提高工程生產力并確保一次性成功。

MMIC設計優勢

AWR設計環境平臺提供工藝設計套件(PDK)、仿真技術和設計自動化，以加速MMIC從概念到產品的開發，并能夠靈活地應對任何設計挑戰。設計向導和項目模板可幫助設計人員快速啟動設計，并將現有設計提升到新的性能水平。

圖1、以針對射頻前端毫米波段應用為示例

設計管理

AWR可以提供先進的報告/測量管理使設計人員能夠同時跟蹤多個仿真結果，從單個位置管理測量數據源和參數，并在單個儀表板顯示中創建一組鏈接的報告。簡化的功率放大器(PA)測量可以輕松繪制非線性測量結果，例如增益壓縮或效率與輸出功率的關系，這是呈現放大器性能的常用方法。

圖2、針對射頻模組的仿真實例

仿真

基于電路的注釋提供電流密度和臨界電壓的即時仿真反饋，在布局之前就查明可靠性問題。統一數據庫架構動態鏈接電氣和物理設計，以實現原位EM驗證和制造就緒布局。

CadenceAWRAPLAC諧波平衡(HB)仿真器將線性和非線性頻域仿真與時域瞬態仿真相結合，以其在處理棘手問題時的速度和收斂性而聞名。它解決了高度非線性問題、具有大量活動設備的網絡，以及可以針對高階MMIC進行設計。

圖3、AWR可以將電路和布局進行共享

制造設計

制造設計(DFM)是AWR軟件平臺所固有的，可對來自代工廠授權的PDK的特定工藝金屬跡線和片上組件進行精確建模。GDSII布局文件的導出支持將設計信息傳輸到專用制造工具中。

與MMIC代工廠合作開發的PDK為使用AWR設計環境軟件的工程師提供原理圖、可擴展布局參數化單元(PCell)、高級布局實用程序和連接檢查/突出顯示，以及具有預定義基板疊層和預配置功能的精確EM仿真.

模擬設置。AWR軟件客戶通過減少設計失敗來提高利潤。軟件中的良率和拐角分析可幫助設計人員研究電路性能的統計變化，并根據已知的工藝公差修改指定參數的標稱值，從而優化制造良率。

圖4、針對產業鏈上下游的AWR應用范圍

總結：AWR優勢

具有特定于流程的模型和布局PCell的強大設計輸入；

準確、快速且穩健的HB模擬；

用于III-V半導體代工廠的PDK；

用于互連建模的自動電路提取(ACE)技術；

Cadence AWR AXIEM EM模擬器，用于設計驗證和寄生參數提取；

Cadence AWR Analyst EM模擬器，用于分析凸塊、鍵合線和焊帶；

EM Socket，可用于與第三方EM工具集成；

ERC、DRC和LVS支持生產就緒的GDSII導出；

用于電路包絡分析和無線標準驗證的系統協同仿真；

審核編輯：劉清