女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      vivado仿真流程

      FPGA學習筆記 ? 來源：數(shù)模電學習筆記 ? 作者：數(shù)模電學習筆記 ? 2023-07-18 09:06 ? 次閱讀

      vivado開發(fā)軟件自帶了仿真工具，下面將介紹vivado的仿真流程，方便初學者進行仿真實驗。

      1、前期準備工作

      在上一篇博客中我們已經(jīng)詳細介紹了vivado建立工程的流程，有需要的朋友可以移步http://www.asorrir.com/d/2179253.html進行查看；本次我們在建立的工程基礎(chǔ)上進行仿真文件的添加和仿真演示。

      2、添加仿真文件

      第一步點擊Add Sources添加仿真文件，具體步驟如下：

      wKgZomS1SbWAMPwAAABn9mEhlA4808.png

      接下來點擊Add or create simulation sources,再點擊Next

      wKgZomS1ScGAWBr7AABso7FcUlg926.png

      點擊Create File創(chuàng)建文件

      wKgaomS1ScyAcG-SAAAwqh52-Z8474.png

      一般將其命名為文件名_tb，其中tb為testbench的縮寫，一般為仿真測試文件，再點擊OK

      wKgaomS1SdaAPbL3AABxd2yGoSo325.png

      最后點擊Finish完成文件創(chuàng)建

      3、編寫仿真文件代碼

      wKgZomS1SfSAbgMtAAA7_ioffIY323.png

      之后在sim_1文件夾下可以找到創(chuàng)建的文件

      wKgZomS1SfyAC4QfAAAO3gN_w4w078.png

      在上述部分完成仿真代碼的編寫之后點擊保存按鈕

      4、進行仿真設置

      wKgaomS1SgiAMKRmAAAw1R4tI5c888.png

      鼠標右鍵點擊SIMULATION,之后再點擊Simulation Settings

      wKgZomS1ShKAfQVFAACwi8ml4eo162.png

      上方紅框為仿真軟件，我們選擇Vivado Simulator也即vivado自帶的仿真軟件；下方為仿真語言類型我們選擇Mixed也即混合型

      wKgaomS1SiCAN-PaAACrGgtvseA693.png

      在Simulation中所示位置可以調(diào)節(jié)仿真的步進時長，此處設置為10ms；之后點擊OK完成設置

      5、功能仿真

      wKgZomS1SiqADQJMAAA3yJtWeTg035.png

      點擊Run Simulation 之后點擊第一個Run Behavioral Simulation 進行功能仿真

      wKgaomS1SjaATtHmAAAibl2nZMM048.png

      運行結(jié)束后即可查看仿真結(jié)果并且進行相應的調(diào)節(jié)觀察仿真波形圖

      審核編輯：湯梓紅

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • 仿真
        +關(guān)注

        關(guān)注

        51

        文章

        4234

        瀏覽量

        135293
      • 文件
        +關(guān)注

        關(guān)注

        1

        文章

        578

        瀏覽量

        25195
      • 開發(fā)軟件
        +關(guān)注

        關(guān)注

        1

        文章

        25

        瀏覽量

        13114
      • Vivado
        +關(guān)注

        關(guān)注

        19

        文章

        828

        瀏覽量

        68205
      收藏 人收藏

        評論

        相關(guān)推薦
        熱點推薦

        FPGA開發(fā)Vivado的仿真設計案例分析

        、IES、VCS、Rivera-PRO和Active-HDl。 Vivado的仿真流程如下圖所示： ? ? 仿真可以在設計階段的不同時間點進行，主要包括如下三個階段： RTL級行為
        的頭像 發(fā)表于 12-31 11:44 ?5576次閱讀
        FPGA開發(fā)<b class='flag-5'>Vivado</b>的<b class='flag-5'>仿真</b>設計案例分析

        基于microblaze的vivado開發(fā)流程

        、SW撥碼開關(guān)以下是官網(wǎng)提供的資料鏈接：arty a7開發(fā)板資料Pmod DA4資料vivado安裝說明board files添加基于microblaze的vivado開發(fā)流程以下是在viva
        發(fā)表于 01-18 08:09

        基于linux系統(tǒng)實現(xiàn)的vivado調(diào)用VCS仿真教程

        在linux系統(tǒng)上實現(xiàn)vivado調(diào)用VCS仿真教程 作用：vivado調(diào)用VCS仿真可以加快工程的仿真和調(diào)試，提高效率。 前期準備：確認安
        的頭像 發(fā)表于 07-05 03:30 ?1.2w次閱讀
        基于linux系統(tǒng)實現(xiàn)的<b class='flag-5'>vivado</b>調(diào)用VCS<b class='flag-5'>仿真</b>教程

        Vivado設計之Tcl定制化的實現(xiàn)流程

        其實Tcl在Vivado中還有很多延展應用，接下來我們就來討論如何利用Tcl語言的靈活性和可擴展性，在Vivado中實現(xiàn)定制化的FPGA設計流程。 基本的FPGA設計實現(xiàn)流程 FPGA
        發(fā)表于 11-18 01:48 ?3793次閱讀
        <b class='flag-5'>Vivado</b>設計之Tcl定制化的實現(xiàn)<b class='flag-5'>流程</b>

        Vivado綜合引擎的增量綜合流程

        從 Vivado 2019.1 版本開始，Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設計變化較小時減少總的綜合運行時間。
        發(fā)表于 07-21 11:02 ?1878次閱讀

        Vivado 開發(fā)教程(四) 行為仿真

        本文介紹如何在教程(三)基礎(chǔ)上, 關(guān)聯(lián)ELF輸出文件并使用vivado對系統(tǒng)進行行為仿真。
        發(fā)表于 03-01 10:25 ?24次下載
        <b class='flag-5'>Vivado</b> 開發(fā)教程(四) 行為<b class='flag-5'>仿真</b>

        Vivado設計流程指導手冊

        Vivado 設計分為 Project Mode 和 Non-project Mode 兩種模式，一般簡單設計中，我們常用的是 Project Mode。在本手冊中，我們將以一個簡單的實驗案例，一步一步的完成 Vivado的整個設計流程
        發(fā)表于 03-22 11:39 ?51次下載
        <b class='flag-5'>Vivado</b>設計<b class='flag-5'>流程</b>指導手冊

        Vivado設計流程指導說明

        Vivado 設計分為 Project Mode 和 Non-project Mode 兩種模式，一般簡單設計中，我們常用的是 Project Mode。在本手冊中，我們將以一個簡單的實驗案例，一步一步的完成 Vivado的整個設計流程
        發(fā)表于 03-25 14:39 ?28次下載

        Vivado調(diào)用Questa Sim或ModelSim仿真小技巧

        Vivado調(diào)用Questa Sim或ModelSim仿真中存在的一些自動化問題的解決方案。 Vivado調(diào)用Questa Sim仿真中存在的一些問題 首先說明一下Modelsim與Q
        的頭像 發(fā)表于 09-02 10:12 ?9050次閱讀
        <b class='flag-5'>Vivado</b>調(diào)用Questa Sim或ModelSim<b class='flag-5'>仿真</b>小技巧

        Xilinx FPGA Vivado開發(fā)流程介紹

        系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求，對個人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對大家有所幫助。本次帶來Vivado系列，Vivado開發(fā)軟件開發(fā)設計流程。話不多說，上貨。
        的頭像 發(fā)表于 02-21 09:16 ?4182次閱讀

        用TCL定制Vivado設計實現(xiàn)流程

        今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進階》系列：用TCL定制Vivado設計實現(xiàn)流程。
        的頭像 發(fā)表于 05-05 09:44 ?1401次閱讀
        用TCL定制<b class='flag-5'>Vivado</b>設計實現(xiàn)<b class='flag-5'>流程</b>

        vivado創(chuàng)建工程流程

        vivado的工程創(chuàng)建流程對于大部分初學者而言比較復雜，下面將通過這篇博客來講解詳細的vivado工程創(chuàng)建流程。幫助自己進行學習回顧，同時希望可以對有需要的初學者產(chǎn)生幫助。
        的頭像 發(fā)表于 07-12 09:26 ?2717次閱讀
        <b class='flag-5'>vivado</b>創(chuàng)建工程<b class='flag-5'>流程</b>

        Vivado調(diào)用Modelsim仿真

        Modelsim是十分常用的外部仿真工具，在Vivado中也可以調(diào)用Modelsim進行仿真，下面將介紹如何對vivado進行配置并調(diào)用Modelsim進行
        的頭像 發(fā)表于 07-24 09:04 ?4459次閱讀
        <b class='flag-5'>Vivado</b>調(diào)用Modelsim<b class='flag-5'>仿真</b>

        Vivado設計套件用戶指南(設計流程概述)

        電子發(fā)燒友網(wǎng)站提供《Vivado設計套件用戶指南(設計流程概述).pdf》資料免費下載
        發(fā)表于 09-15 09:55 ?2次下載
        <b class='flag-5'>Vivado</b>設計套件用戶指南(設計<b class='flag-5'>流程</b>概述)

        vivado主界面及設計流程

        Vivado設計主界面，它的左邊是設計流程導航窗口，是按照FPGA的設計流程設置的，只要按照導航窗口一項一項往下進行，就會完成從設計輸入到最后下載到開發(fā)板上的整個設計流程。
        的頭像 發(fā)表于 09-17 15:40 ?3775次閱讀
        <b class='flag-5'>vivado</b>主界面及設計<b class='flag-5'>流程</b>