ASIC設(shè)計(jì)流程繼續(xù)變得越來(lái)越復(fù)雜，進(jìn)度壓力繼續(xù)增加，看不到盡頭。與權(quán)力相關(guān)的考慮越來(lái)越不那么事后才想到。在過(guò)去，在實(shí)現(xiàn)設(shè)計(jì)目標(biāo)時(shí)，滿(mǎn)足性能和面積目標(biāo)通常是設(shè)計(jì)周期早期階段的主要目標(biāo)。一旦獲得一些信心，電源規(guī)劃細(xì)節(jié)就變得更加重要，通常在流程的后期。事實(shí)上，過(guò)去芯片的電源完整性和可靠性在設(shè)計(jì)周期的最后階段得到了照顧，因?yàn)樗梢赃@樣完成 - 有更多的時(shí)間和電源問(wèn)題可以輕松解決 - 沒(méi)什么大不了的。因此，電源完整性留給了“電源簽核”專(zhuān)家。不幸的是，時(shí)代變了。隨著對(duì)高功率器件的需求不斷增加，以及不斷縮小的幾何形狀和對(duì)激進(jìn)先進(jìn)工藝的支持，越來(lái)越需要更早地將電源完整性和可靠性設(shè)計(jì)到設(shè)計(jì)流程中。授權(quán)設(shè)計(jì)師盡早解決這些問(wèn)題變得至關(guān)重要。

他們提到，他們通常在設(shè)計(jì)周期結(jié)束時(shí)執(zhí)行電源完整性檢查。但是，他們上一次的設(shè)計(jì)存在問(wèn)題，因此他們需要重新思考和優(yōu)化設(shè)計(jì)流程。他們錯(cuò)過(guò)了流片期限，需要重新啟動(dòng)芯片，因?yàn)榕cIR壓降相關(guān)的電源完整性問(wèn)題使幾乎完成的ASIC設(shè)計(jì)無(wú)法正常工作。他們驚恐萬(wàn)分地得出結(jié)論，他們需要找到一種方法來(lái)進(jìn)行早期的功率分析和修復(fù)。他們以前不這樣做的原因是什么？這是因?yàn)闆](méi)有好的實(shí)用解決方案來(lái)輕松進(jìn)行設(shè)計(jì)中的軌道分析。

傳統(tǒng)用戶(hù)的流被打破。在沒(méi)有設(shè)計(jì)內(nèi)電源完整性分析且結(jié)果依賴(lài)于獨(dú)立電源完整性檢查的流程中，存在太多的痛苦，可歸因于兩個(gè)組件。

首先，分析步驟很痛苦，因?yàn)樗璧臄?shù)據(jù)需要從后端工具輸出，然后輸入到獨(dú)立的電源簽核工具中。設(shè)置很痛苦。第二個(gè)問(wèn)題與獲取這些結(jié)果并以有意義的方式將它們反饋到后端工具有關(guān)。為什么會(huì)痛呢？根據(jù)客戶(hù)的投訴，他們最終要做的是編寫(xiě)腳本來(lái)解析和利用該信息來(lái)做一些有意義的事情，并在從日志和報(bào)告中提取和處理信息后做一些手動(dòng)工作。用戶(hù)一直說(shuō)的是，這種痛苦是如此之大——“請(qǐng)創(chuàng)建一個(gè)設(shè)計(jì)中的解決方案。

IC Compiler II的新功能是在引擎蓋下調(diào)用RedHawk Analysis Fusion以運(yùn)行設(shè)計(jì)中的軌道分析，就是為了解決這個(gè)問(wèn)題而創(chuàng)建的。使用簽核質(zhì)量引擎，物理設(shè)計(jì)環(huán)境中的用戶(hù)現(xiàn)在可以更早、更頻繁地輕松執(zhí)行分析，以幫助建立強(qiáng)大的電力網(wǎng)絡(luò)基礎(chǔ)，這樣后期階段就不會(huì)出現(xiàn)可能無(wú)法修復(fù)的缺陷。

通過(guò)與 IC 編譯器 II 的無(wú)縫集成，自動(dòng)設(shè)置可在后臺(tái)創(chuàng)建必要的環(huán)境。由于物理設(shè)計(jì)和簽核使用相同的引擎，因此相關(guān)性是完美的。此外，對(duì)于物理設(shè)計(jì)師來(lái)說(shuō)，它易于學(xué)習(xí)和使用，因此可以毫不費(fèi)力地盡早運(yùn)行并經(jīng)常運(yùn)行。這種新的流程是設(shè)計(jì)團(tuán)隊(duì)的完美配方 - 這確實(shí)是一件多么美好的事情。

審核編輯：郭婷