女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

BCM交錯PFC的時序邏輯設(shè)計的藝術(shù)

冬至子 ? 來源:開關(guān)電源仿真與實用設(shè)計 ? 作者:楊帥鍋 ? 2023-04-25 17:32 ? 次閱讀

首先文章中提出的第一種方法是開環(huán)的主從控制,控制電流源對電容充電產(chǎn)生三角波,然后用峰值監(jiān)測和保持電路來取得三角波的峰值,然后把峰值除以2得到峰值的一半,然而再與主定時電容器的三角波進行比較,從而得到主路delay 180°的地方發(fā)出去置位輔路。

在開環(huán)的主從控制中僅有主路的ZCD參與了周期刷新,輔路只是靠著周期一半的地方發(fā)出PWM,沒有ZCD的參與進去,這樣做的目的是為了最簡單的實現(xiàn)在BCM工作模式中變頻時保證180°的錯相輸出,但是可能會導致輔路進入CCM。

圖片

我用仿真軟件簡單的模擬了這個idea,在峰值監(jiān)測和保持中我用的二極管整流對電容充電的方式來抓到主路定時電容上的三角波的峰值,然后在乘以0.5進去,得到主路定時電容三角波的一半,在與主路進行比較得到主路delay 180°的時間信號,去置位輔路的PWM,可見:

圖片

輸出:

圖片

為了分析開環(huán)主從控制的穩(wěn)定性文章中引入了兩個擾動:一個主路TON的變化另外一個是輔助GS的開通點擾動,兩種情況都導致了開環(huán)的主從開始的時序會亂掉,會一直維持錯誤狀態(tài),當擾動結(jié)束后不能修正這種錯誤,導致輔路會進入CCM。

雖然說交錯的BCM可以使用解耦磁集成的方式來做PFC電感,通過相同的磁性材料和繞線結(jié)構(gòu)來保證主從的電感量處于非常接近的水平,但是這樣并不能排除驅(qū)動、負載變化、輸入變化時產(chǎn)生的擾動,以至于開環(huán)控制的主從并不能較好的應(yīng)用在實際的交錯BCM系統(tǒng)上。

圖片

圖片

我們再來考慮使用鎖相環(huán)的閉環(huán)控制方法,將主從兩路的的ZCD的之間差控制在180°的時間,論文中提出使用RS觸發(fā)器來抓到兩者之間的時間差的方波,然后用濾波器來將方波低通成直流量,然后通過閉環(huán)控制的方法去調(diào)整輔路的定時器的電壓斜坡的上升速度。

在閉環(huán)調(diào)節(jié)的作用下逐漸達到相位保持在180°,這種方法我之前在這篇文章中有過介紹,是ETH的KOLAR團隊進行交錯TCM的PFC做的實現(xiàn)方法,這個問題就是閉環(huán)調(diào)節(jié)需要時間,在負載動態(tài),開關(guān)周期長度發(fā)生變化時候,重新回到穩(wěn)態(tài)工作點所需要的時間較長,對于PFC這種持續(xù)在變頻的應(yīng)用確實不是很好的方法。

圖片

大多數(shù)BCM的PFC控制器內(nèi)部有設(shè)置最長周期時間,它是通過復位定時器來觸發(fā)PWM信號,如當輸出電壓非常接近設(shè)置電壓導致電感兩端沒有足夠的電壓去為電感電流放電,在當前的周期結(jié)束后,ZCD沒有抓到則系統(tǒng)會進到CCM運行,并且系統(tǒng)的工作頻率由內(nèi)部的復位定時器的時間長度來決定。

這種靠鎖相環(huán)去調(diào)節(jié)輔路的導通時間的方法并不能讓系統(tǒng)脫離出CCM模式。另外一個問題是當輔路進入CCM,并且主從相位差小于180°,則閉環(huán)會讓輔路的導通時間增大來增大相差,由于加大了導通時間這樣只會繼續(xù)增加了電感電流,并不能使得系統(tǒng)脫離CCM模式,反而會繼續(xù)惡化系統(tǒng)的工況導致發(fā)生炸雞的情況。

圖片

論文提出了一種新的實現(xiàn)方法,利用的是主從兩路相互影響的方法來解決BCM因為擾動進入CCM不能自己退出的問題。下圖是簡化的實現(xiàn)方法,對于每個BCM的開關(guān)周期都進行測量,并把它定為主從兩路的GS開啟到ZCD發(fā)生所持續(xù)的時間,并使用積分器上的電壓斜坡高度來表示開關(guān)周期的長度。

PS信號是兩個相位移動的標志,命名為PS1和PS2,它把主從兩路的開關(guān)周期的長度的一半的時間點的標志信號送給其它的通道。比如把主路上個周期的一半的時間長度作為PS2給到輔路的PWM觸發(fā)器的置位輸入,并在邏輯上與輔路的ZCD2進行AND操作。另外主路也是接受到輔路的上個開關(guān)周期一半的時間信號PS1與自己的ZCD1。

這里最關(guān)鍵是主從兩路的PWM觸發(fā)器的置位輸入是需要PS和ZCD一起置高才能開啟新的PWM輸出,這里是整個BCM變頻交錯實現(xiàn)的關(guān)鍵。另外一個更重要的是這個控制邏輯中存在的輸入信號先后邏輯,比如是PS1先發(fā)生ZCD1后發(fā)生則PWM由ZCD1觸發(fā),對于的PFC通道工作在BCM模式。如果ZCD1先發(fā)生,PS1晚一點產(chǎn)生,在這個時間內(nèi)PWM觸發(fā)器的置位為低,主路PWM會繼續(xù)處于關(guān)閉。并因為電感已經(jīng)ZCD,此時是電感與Coss進諧振的DCM狀。

當PS1和ZCD1都到位后,再開啟主路PWM。不管是主路還是輔路都需要參考相對于的上個周期的長度來進行PWM開關(guān),當ZCD1先發(fā)生而PS1還沒到位,說明輔路在上個開關(guān)周期的長度增長了,為了避免主路因為開關(guān)長度比輔路短一點可能會進入CCM問題,需要主路在DCM等待輔路的上個周期長度一半的標志信號PS1,用來實現(xiàn)兩路的周期長度平衡。

圖片

可知當系統(tǒng)處于完美的180deg交錯的穩(wěn)態(tài)運行時,PS1和PS2都分別等于上個開關(guān)周期的一半位置,并且ZCD的發(fā)生位置和PS幾乎同時出現(xiàn),再發(fā)出PWM,也就是下圖中的(n-1)的位置的運行情況。在(n)的位置輔路的導通時間增加了一點時長,PS1(n+1)是輔路上個周期(n)的長度。

在同時主路的ZCD1(n+1)發(fā)生,此時主路的PWM置位所需的兩個信號都已經(jīng)到位分別是PS1(n+1)和ZCD1(n+1),主路發(fā)出PWW,并得到主路上個周期的時間長度的一半PS2(n+1),可以看到PS2(n+1)先于ZCD2(n+1)產(chǎn)生。是因為在(n)時刻,輔路的ON TIME增加了,使得電流過的電流變大所以ZCD發(fā)生所需要的時間要晚于主路的PS2(n+1),所以這里由ZCD2(n+1)來刷新PWM周期,輔路以BCM模式工作。

其實輔路的周期長度已經(jīng)增加了PS1(n+2)的長度是變化了,我們可以看到即使主路的ZCD1(n+2)已經(jīng)產(chǎn)生,但是還需要等到輔路的上個周期長度PS1(n+2)走到,主路的PWM觸發(fā)的置位不能給出,主路的PWM全部OFF,進入DCM狀態(tài)等待PS1(n+2),然后主路發(fā)出PWM開始新的周期,這里主路由于等待了一會輔路的周期長度一半的標志信號PS1(n+2),從ZCD到GS開啟的時間長度也因為DCM等待時間也變長了PS2(n+2)這里就變得與輔路的PS1(n+2)一樣長。

這里輔路也是ZCD2(n+2)先產(chǎn)生,要等待主路的開關(guān)周期長度一半的標志PS2(n+2),也進入了DCM等待一下,然后再開啟的PWM。輔路的上個周期長度一半的標志PS1(n+3)恰好與ZCD1(n+3)同時發(fā)生,說明控制電路把主路和輔路都增加了周期時長,使系統(tǒng)再次達到了BCM的穩(wěn)態(tài)。論文中還分析其他擾動的工作情況,但是都因為主路和輔助相互的影響時間長度來調(diào)整到新的穩(wěn)態(tài),解決了進入CCM的問題,我就沒有放出來。

圖片

上圖只是為了方便進行原理性的分析,下圖論文給出了具體的邏輯實現(xiàn)電路:兩個相同參數(shù)的積分器和相同的峰值檢波除以2功能,目的是得到在電容上的斜坡電壓的一半的持續(xù)高電平波形,它用來表示主從的上個開關(guān)周期長度的一半的時間長度并送到PWM觸發(fā)器的S引腳的AND門上。它的分析過程可以參考上圖中的擾動分析方法。

圖片

運行波形:

圖片

測試實現(xiàn):

圖片

小結(jié):根據(jù)參考文獻的內(nèi)容學習了一種BCM交錯PFC的時序邏輯的實現(xiàn)方法,并分析了其他實現(xiàn)的優(yōu)缺點,對于理解BCM交錯PFC的控制有非常有益的效用。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電容器
    +關(guān)注

    關(guān)注

    64

    文章

    6525

    瀏覽量

    101848
  • 二極管
    +關(guān)注

    關(guān)注

    148

    文章

    10038

    瀏覽量

    170267
  • PWM
    PWM
    +關(guān)注

    關(guān)注

    116

    文章

    5364

    瀏覽量

    217997
  • BCM
    BCM
    +關(guān)注

    關(guān)注

    12

    文章

    127

    瀏覽量

    53475
  • 電容充電
    +關(guān)注

    關(guān)注

    0

    文章

    68

    瀏覽量

    8832
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    Sequential Logic Design principles--時序邏輯設(shè)計原則

    Sequential Logic Design principles 時序邏輯設(shè)計原則[hide][/hide]
    發(fā)表于 09-26 13:00

    華為靜態(tài)時序分析與邏輯設(shè)計

    華為靜態(tài)時序分析與邏輯設(shè)計
    發(fā)表于 05-20 22:55

    【分享】靜態(tài)時序分析與邏輯設(shè)計華為出品

    靜態(tài)時序分析與邏輯設(shè)計
    發(fā)表于 05-27 12:28

    靜態(tài)時序分析與邏輯設(shè)計

    靜態(tài)時序分析與邏輯設(shè)計
    發(fā)表于 12-08 14:49

    什么是PFC

    交錯式,交錯式可分散損耗因而熱設(shè)計更容易。?PFC的模式包括臨界模式(BCM)和連續(xù)模式(CCM),一般大功率電路中使用CCM。
    發(fā)表于 11-28 14:24

    基于FPGA技術(shù)的RS 232接口的時序邏輯設(shè)計實現(xiàn)

    了如何通過FPGA實現(xiàn)RS 232接口的時序邏輯設(shè)計。關(guān)鍵詞:FPGA;時序電路;RS 232;串行通信
    發(fā)表于 06-19 07:42

    邏輯設(shè)計是什么意思

    偏硬件:接口電路中的門組合電路;偏軟件:算法、接口控制器實現(xiàn)中的狀態(tài)機群或時序電路。隨著邏輯設(shè)計的深入,復雜功能設(shè)計一般基于同步時序電路方式。此時,邏輯設(shè)計基本上就是在設(shè)計狀態(tài)機群或計
    發(fā)表于 11-10 06:39

    中規(guī)模集成時序邏輯設(shè)計

    中規(guī)模集成時序邏輯設(shè)計:計數(shù)器:在數(shù)字邏輯系統(tǒng)中,使用最多的時序電路要算計數(shù)器了。它是一種對輸入脈沖信號進行計數(shù)的時序
    發(fā)表于 09-01 09:09 ?13次下載

    時序邏輯設(shè)計原則 (Sequential Logic Des

    時序邏輯設(shè)計原則 (Sequential Logic Design principles):A sequential logic circuit is one whose outputs
    發(fā)表于 09-26 12:54 ?33次下載

    時序邏輯設(shè)計實踐 (Sequential Logic Des

    時序邏輯設(shè)計實踐 (Sequential Logic Design Practices)The purpose of this chapter is to familiarize you
    發(fā)表于 09-26 12:57 ?13次下載

    基于PLD芯片的時序邏輯設(shè)計與實現(xiàn)

    基于PLD芯片的時序邏輯設(shè)計與實現(xiàn):原理圖輸入設(shè)計直觀、便捷、操作靈活;1-1、原理圖設(shè)計方法簡介QuartusII已包含了數(shù)字電路的基本邏輯元件庫(各類邏輯門及觸發(fā)器),宏
    發(fā)表于 10-29 22:03 ?0次下載

    利用交錯BCM提高PFC級的效率

    利用交錯BCM提高PFC級的效率
    發(fā)表于 10-14 18:00 ?54次下載
    利用<b class='flag-5'>交錯</b>式<b class='flag-5'>BCM</b>提高<b class='flag-5'>PFC</b>級的效率

    華為靜態(tài)時序分析與邏輯設(shè)計

    華為靜態(tài)時序分析與邏輯設(shè)計,基礎(chǔ)的資料,快來下載吧
    發(fā)表于 09-01 15:44 ?56次下載

    FPGA視頻教程之FPGA設(shè)計中時序邏輯設(shè)計要點的詳細資料說明

    本文檔的主要內(nèi)容詳細介紹的是FPGA視頻教程之FPGA設(shè)計中時序邏輯設(shè)計要點的詳細資料說明免費下載。
    發(fā)表于 03-27 10:56 ?20次下載
    FPGA視頻教程之FPGA設(shè)計中<b class='flag-5'>時序</b><b class='flag-5'>邏輯設(shè)計</b>要點的詳細資料說明

    華為FPGA硬件的靜態(tài)時序分析與邏輯設(shè)計

    本文檔的主要內(nèi)容詳細介紹的是華為FPGA硬件的靜態(tài)時序分析與邏輯設(shè)計包括了:靜態(tài)時序分析一概念與流程,靜態(tài)時序分析一時序路徑,靜態(tài)
    發(fā)表于 12-21 17:10 ?21次下載
    華為FPGA硬件的靜態(tài)<b class='flag-5'>時序</b>分析與<b class='flag-5'>邏輯設(shè)計</b>